一、LSI逻辑公司推出三款新型HBA(论文文献综述)
余凌烽[1](2019)在《高速串行SCSI接口的RTL设计与实现》文中进行了进一步梳理SAS(Serial Attached SCSI)接口是传统并行SCSI传输接口替代和升级后的技术结果,与旧一代的SCSI接口相比其拥有更优越的性能、更强的兼容性、更好的扩展性及可靠性。SAS接口向下兼容同类型的串行传输接口——SATA接口,但与其相比更具带宽扩展等方面的技术优势,在大型存储设备中应用广泛,尤其在企业级市场中独占鳌头。在如今的存储设备市场里,SAS存储市场处于发展上升阶段,并且国内绝大多数存储设备厂商并不具备设计和生产SAS控制器的技术能力,在此背景下能够自主设计并拥有一款SAS控制器具有十分重大的意义。本文从存储接口的大背景及发展现状引入,后续着重介绍了SAS协议分析、SAS控制器的结构实现、实验仿真三部分。第一部分SAS协议分析,主要涉及SAS协议的整体及分层结构介绍,对各层的重要功能进行解析与描述。第二部分SAS控制器的结构实现,主要阐述了本文的核心——基于FPGA平台的SAS 3.0接口电路设计实现,将整个硬件电路模块化处理,运用硬件描述语言实现独立的RTL IP核,并对重要的功能模块辅以代码和转换图进行描述,具体分层主要分为协议传输层、PL端口层、协议链路层以及Phy控制层,本文在协议介绍和电路实现这两部分中主要侧重于对SSP描述及设计。第三部分针对所实现的SAS控制器进行实验仿真及测试,对结果波形进行分析。完成仿真验证之后,将设计结果编程下载到FPGA中进行板上测试,抓取信号波形进行逻辑分析并对其性能和稳定性进行测试,验证整个设计实现的正确性和有效性。本文最后,对研究内容进行总结,根据实验结果提出不足之处并给出改善意见。最终的测试结果表明,该SAS控制器工作稳定,整体性能和功能达到实验预期效果,具备一定的实用价值。
赵雷[2](2017)在《块设备自动化测试系统的设计及优化》文中研究表明存储系统是计算机系统的重要组成部分之一。为满足企业和科研机构对于具备丰富参数的自动化块设备测试工具的需求,需针对已有的测试工具软件进行改进。针对上述问题,首先开发了能够兼容硬盘、固态硬盘(SSD)以及其它存储类块设备的自动化测试工具;其次,使用该工具完成了针对传统机械硬盘、固态硬盘以及冗余磁盘阵列卷的性能测试与评估,并在此基础上通过优化测试参数和配置实现大幅度减少测试时间。本文的研究对象主要包括以硬盘为代表的存储类块设备的物理裸设备,从而在评测中尽可能排除文件系统可能对存储性能造成的影响。这些设备包括机械硬盘、SSD、多硬盘组成的磁盘冗余阵列(RAID)卷。在开发平台方面,本文以Linux操作系统作为主要开发环境,基于Bash Shell编程技术,通过调用FIO测试软件及相应控制工具实现块设备性能的自动化测试。本文在研究过程中,着重于在保持FIO工具良好的专业性和丰富的参数技术上,降低其使用难度,使得读者或用户能够方便的通过自动化测试模式获得被测设备的基础性能参数。同时在本文的实际测试验证中,展示了外部接口速率和RAID级别对存储系统性能的影响,涉及对硬盘控制器、工作速率、RAID级别、RAID卷盘数、块大小及队列深度等多种因素组合方案的实现和测试,从而收集大量相关数据并予以初步分析。通过上述开发和测试,本文实现了自动化块设备测试工具的开发目标,并经过测试验证,证明其可以满足既定开发目标,工作稳定,易用性高。本文的研究成果主要包括以下两项:首先,开发基于Linux系统,面向块设备的自动化测试工具;其次,使用该工具进行验证,并针对机械硬盘、固态硬盘和冗余磁盘阵列卷进行一轮测试,基于测试结果和理论分析,针对测试用例参数进行缩减,从而大幅度节约测试时间。
巩佳宁[3](2021)在《低杂散任意波形发生器硬件电路设计》文中提出任意波形发生器(Arbitrary Waveform Generator,AWG)作为一类信号产生设备,可以生成多种标准波形信号及用户自定义波形信号,具有频率切换速度快、带宽较大等特点,因此在信号源中扮演着十分重要的角色。与射频信号源比,AWG输出信号无杂散动态范围(Spurious Free Dynamic Range,SFDR)指标较小,这成为制约任意波形发生器进一步应用的关键因素。本文调研了六款采样率低于2.5GSPS任意波形发生器的SFDR指标,得出在500MHz带宽内该指标均小于40d Bc。因此本文通过设计一款2GSPS采样率低杂散AWG,在500MHz带宽内使仪器SFDR指标大于50d Bc,具体工作内容如下:1.杂散信号分析。通过分析理想DDS(Direct Digital Synthesis,DDS)输出信号频谱,得出数模转换器(Digital to Analog Converter,DAC)保持特性会在输出信号频谱中添加镜像频率信号;通过分析实现DDS结构时所用器件参数与理想DDS结构参数之间的差距,推导出DDS技术中引入的相位截断误差和幅度量化误差与输出信号SFDR指标的关系;基于集成运放仿真模型得出AWG输出信号频率大于10MHz时,放大器非线性造成的谐波失真是影响SFDR指标的关键因素。2.低杂散AWG硬件电路设计。通过分析上述四种因素对低杂散AWG输出信号SFDR指标的影响,确定相位截断误差与幅度量化误差造成的杂散信号幅值过小,可以忽略不计,SFDR指标可以通过使用低通滤波器电路滤除输出频谱中的镜像频率信号和谐波频率信号的方法实现,并利用MATLAB软件仿真及硬件电路测试确认输出信号SFDR指标满足目标要求;基于“FPGA+DAC+存储器”结构,通过分析低杂散AWG功能指标和性能指标,完成仪器硬件电路设计。3.FPGA逻辑工程设计。基于PCIe总线实现上位机与PCB板卡之间的数据通信功能;基于数据传输模块解决了存储器非均匀传输至均匀传输的转换;基于数据发送接口模块实现了最大传输4GB波形数据至DAC芯片;基于AXI4-Lite总线,实现时钟芯片配置、信号调理电路控制及仪器状态信息回读等功能。测试结果表明:低杂散AWG输出信号能力不弱于电子科技大学某型号AWG、鼎阳科技SDG6052X及是德科技M9336A仪器,且输出信号SFDR指标优于上述三款仪器,具体为输出信号频率在300MHz以内时,仪器SFDR大于65d Bc;在300MHz至500MHz范围内时,仪器SFDR大于50d Bc。具有低杂散输出能力的AWG不仅能适用更多测试场景,也能提升包含AWG设备系统的整体性能。
李少军[4](2020)在《宽带通信中的超高速数据转换器研究》文中指出宽带通信在精确定位、跟踪、军用合成孔径雷达(SAR)、脉冲多普勒雷达以及个人区域网络(PAN)等领域都有着广泛的应用,作为连接模拟和数字世界的桥梁,数据转换器性能往往是宽带通信中的关键因素,大带宽的信号意味着数据转换器需要更高的采样率,处理更大带宽的信号,即宽带通信需要超高速工作的数据转换器。作为数据转换器家族的重要组成部分,超高速跟踪保持放大器THA、模数转换器ADC以及数模转换器DAC越来越受到业界的关注。从实现超高速数据转换器的半导体工艺来看,相比其他工艺,在相同尺寸下,InP DHBT具有更高的饱和电子漂移速度、更小的基区渡越时间、更小的基区电阻以及更大的基极-集电极反向击穿电压,InP DHBT器件这些超高频特性,使得它可在超高速数据转换器中得到更好的应用,并作为其他工艺不足的一种补充。本论文从超高速电路技术的角度出发,对>10-Gsps采样率的超高速数据转换器,包括THA、ADC以及DAC进行了研究,基于InP DHBT工艺设计并研制了三款超高速THA芯片,根据THA的仿真和测试结果对超高速InP DHBT ADC的设计展开了研究,论文的最后还给出了一款基于InP DHBT工艺的超高速DAC原形芯片设计与实现,本论文取得的主要研究成果如下:(1)研究了三款超高速THA的设计,基于InP DHBT工艺分别设计并实现了24-Gsps、40-Gsps以及64-Gsps三款超高采样率的THA芯片。分析了超高速THA的开环结构以及THA在工作时的采样限制,为了满足超宽带通信的大带宽要求,本论文提出了一种发射极阻容退化技术用于24-Gsps的宽带THA芯片设计,测试结果表明该芯片实现了22.3 GHz跟踪带宽的宽带性能;为了实现超高速数据转换器的高线性度要求,本论文使用了一种Vbe调制补偿的线性化技术并提出BE结二极管替换SEF作为采样开关的方法,设计并研制出40-Gsps超高速的第二款THA芯片,测试结果表明该THA芯片实现了SFDR>39.4 d B,THD<-32.7d Bc的高线性度性能以及21.8 GHz的小信号跟踪带宽;而第三款64-Gsps THA则使用了有源电感峰化技术实现了超宽带超高采样率的性能,在40-Gsps THA的研制基础上,根据InP DHBT中BC结特有的高速且大反向击穿电压特性,提出使用BC结二极管替换BE结二极管作为采样开关,联合仿真结果表明该64-Gsps THA具有高达67GHz的小信号跟踪带宽以及THD<-26 d Bc的性能。本论文研制的三款THA芯片与国际上先进工作相比,它们具有更高的BW/fT比率,即具有更高的带宽利用率,非常适合用于超宽带通信的应用中。同时作为各自的亮点,其中24-Gsps THA实现了更低的功耗和更小的面积,40-Gsps THA实现了更高的线性度,64-Gsps THA则表现出更大的带宽,在国内乃至国际上都处于先进水平。(2)基于超高速THA的设计与测试结果,使用InP DHBT工艺研究并设计了一款单路16-Gsps,3-bit的Flash ADC芯片。给出了表征ADC性能的指标参数,分析了超高速Flash ADC的非理想效应,对ADC展开了研究和设计,该ADC包含了本论文所研制的24-Gsps THA电路、参考电阻网络、预放大器和比较器阵列、异或门和ROM电路组成的数字编码器,详细分析了比较器的非理想效应并给出了解决方案。为了缓解数字输出的时序问题并匹配50?负载,该ADC片上集成了一级输出DFF缓存和输出驱动电路。同时为了改善信号完整性,满足片上ADC严格的时序要求,本论文对整体时钟网络进行了端接匹配处理和电磁场仿真优化,有效地抑制了时钟远端的差分反射和共模干扰。仿真结果表明该ADC实现了16-Gsps的超高采样率性能,在7.9 GHz接近奈奎斯特频率输入下的THD<-25.6 d Bc,实现了一款单路超高速的3-bit ADC芯片设计,展示了本论文设计的THA在ADC应用中的可行性。(3)使用InP DHBT工艺研制了一款超高速30-Gsps,3-bit的DAC原形芯片。本论文给出了表征DAC性能的指标参数,分析了R-2R电流舵DAC的架构和非理想效应,使用集电极R-2R电流舵结构对高速DAC进行了设计和验证工作,分析了双采样技术的原理,提出将其用于本论文DAC的设计中来缓解时序偏移问题,使得实现30-Gsps采样率的DAC仅需要15 GHz的时钟频率;基于蒙特卡洛仿真分析了尾电流源和R-2R失配效应对DAC静态线性度的影响,并给出所使用元器件的精度要求;对版图的时钟网络路径进行了分析和设计以保证时序对准。为方便测试,本论文还设计了用于测试该DAC的PCB板,详细给出了该DAC的测试方案和测试系统,使用四通道脉冲码型发生器(PPG)为该DAC提供数字正弦码流输入,测试结果表明该DAC可实现30-Gsps的采样率以及3-bit的数模转换功能,其中根据3-bit的输出波形,粗略估计低频下的DNL和INL绝对值均小于0.5 LSB,同时该DAC还表现出在第一奈奎斯特区间内的最好31.5 d B的SFDR动态性能,从而验证了该DAC原形芯片功能的正确性和设计方法的有效性。
沈俊威[5](2020)在《网络游戏虚拟财产的民法保护研究》文中进行了进一步梳理网络游戏当中的虚拟财产已经成为了如今的日常生活以及经济领域当中的重要组成部分。随着网络游戏产业和发展,相关的问题同样在激增。因此《中华人民共和国民法典》总则部分已经明确将虚拟财产列为了民法所保护的财产对象。然而,先前颁布的《民法总则》对于虚拟财产的规定过于宽泛,无法给予虚拟财产足够的保护。在《民法总则》颁布后,针对虚拟财产的保护在司法实践当中反而陷入了欠缺说理的窘境。而针对民法典的相关规定,必须明确的是时下需要为虚拟财产进行相关立法,从而使得民法典相关规定真正发挥效用。本文第一章从网游虚拟财产所处的客观环境出发,通过狭义虚拟财产的一般定义,对我国当前网络世界当中的网游虚拟财产的主要种类进行罗列,并对网游虚拟财产在虚拟经济体当中展现的特征进行解释。第二章则着重对虚拟财产的魔圈理论进行介绍,并分析魔圈架构下分析网游虚拟财产的视角,对传统学术研究当中针对虚拟财产的权利属性的相关学说进行分析。第三章分析我国司法实务当中的相关问题,从网游虚拟财产的定位不明,公示困难,交易障碍以及价值认定障碍等方面的问题,着重分析相关问题的成因以及影响。第四章分析了网游虚拟财产相关立法例,着重分析了美国网络游戏的章程理论以及相关司法案例,韩国对网游虚拟财产得以切实保护的法律基础以及韩国的评估产业体系,最后对我国台湾地区的传统电磁记录说进行评析。第五章,通过先前对我国虚拟财产司法实务当中所面临的困难,结合魔圈理论以及传统学术研究中保护体系建构的分析,通过财产法定位的明确,公示体系的完善,价值评估体系的建立以及虚拟网络服务合同规则的建立,为网络游戏虚拟财产的妥善民法保护提出相关建议。
孙波[6](2014)在《基于Intel Romley EN平台的双路服务器设计》文中认为随着半导体技术的高速发展,CPU的芯片制程已经从三年前的32nm发展到当今的22nm。制程的提升不仅带来芯片内部半导体元件密度和数量的提升,同时也带来了芯片设计架构的优化和改进,使CPU由Nehalem架构发展到最新一代的Romley架构,CPU核心数更多,计算能力更强,支持的内存容量更大。Nehalem架构CPU最多可集成6个处理器核心,内存容量可达384G,而Romley架构CPU最多可以集成12个处理器核心,内存容量高达768G。伴随云计算技术的应用,Nehalem架构CPU已经很难满足未来高速膨胀的信息化发展要求,为了跟上行业发展速度,同时最大化满足互联网客户的定制化产品需求,需要在Intel最新平台上,开发一套基于Romley EN架构的双路服务器系统。同时,针对互联网客户的大容量低成本存储业务应用需求,目前业界已有产品在通信带宽、互联方式上的瓶颈,大大限制了服务器存储IO带宽的快速增长。传统存储业务使用的背板带宽为3Gbps,主要的互联方式有两种:直连背板、Expander扩展背板,前者由于每块硬盘单独通过一根线缆连接到控制器上,带宽可以满足,但是通信线缆的数量会伴随硬盘数量而增长,在满配12块硬盘的情况下,内部线缆最多可达12根,对系统的散热和布局会造成较大影响,可靠性较低;而后者,由于业界采用的都是3Gbps带宽的Expander芯片实现一对多的硬盘互联,在线缆数量上相比方案一大大简化,但是受限于芯片带宽瓶颈,整个系统的通信带宽将受到严重影响,从而导致性能偏低。该课题其中一部分工作就是对背板的通信带宽做优化和改进,以提升系统的整体存储性能。本文重点阐述了基于Intel Romley-EN平台双路服务器的设计与实现。最终产品可用于互联网、高校、政府、部队、教育等多个行业,对未来信息化发展具有重要推动价值和借鉴意义。
郭亮[7](2011)在《云计算应用与研究》文中提出云计算被认为是与下一代互联网同样重要的新技术,已经引起了国内外运营商的普遍重视。对电信运营商而言,云计算是个发展契机,它一方面能够优化IT资源,降低企业内部的运营成本,另一方面也是运营IT业务的切入点。通过构建基于云计算的业务平台,可以降低电信业务的运营成本和新业务的引入成本。电信运营商在数据中心、网络、用户和渠道上的积累,使其在构建低成本、无限扩展的计算和存储能力上具有得天独厚的优势。开展基于云计算的IT服务是电信运营商的新机遇。目前,云计算还是一个新兴的行业,产业链还未成熟,也没有形成统一的技术标准,运营体制和商业模式仍在探索阶段,没有成熟的可复制的运营模式,达不到电信运营商的标准化商用产品要求。在以上背景下,本篇论文以电信运营商云计算的关键技术的应用为研究重点,结合云计算试验工程的实施,在部分场景验证了相关技术解决方案的可行性,为今后云计算的大规模商用奠定了基础。本文首先对云计算关键技术进行了研究,云计算服务可以分为基础设施即服务(IaaS)、平台即服务(PaaS)、软件即服务(SaaS)三类,其关键技术包括服务器、存储、网络平台的虚拟化技术、分布式处理技术、在线软件技术及运营管理技术。然后介绍了中国电信业务平台、IDC云计算技术试验工程的实施情况,包括试验工程背景、建设目标和内容,业务平台和IDC的IaaS技术架构设计,通过对主流厂商的云计算技术方案及产品优缺点进行详细的比较和研究,提出了关键技术选型的建议。根据工程设计、实施结果总结了IaaS云建设主要的评估指标,并对工程实施后的效果进行了分析。最后对课题的研究进行了总结,提出了进一步的研究工作,指出了云计算技术的发展前景。
二、LSI逻辑公司推出三款新型HBA(论文开题报告)
(1)论文研究背景及目的
此处内容要求:
首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。
写法范例:
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
(2)本文研究方法
调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。
实证研究法:依据现有的科学理论和实践的需要提出设计。
定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。
定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。
跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。
模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、LSI逻辑公司推出三款新型HBA(论文提纲范文)
(1)高速串行SCSI接口的RTL设计与实现(论文提纲范文)
摘要 |
ABSTRACT |
第1章 绪论 |
1.1 课题背景及意义 |
1.2 国内外研究现状 |
1.2.1 存储设备接口的发展 |
1.2.2 国内外发展概况展望 |
1.3 本课题的研究内容和组织结构 |
1.3.1 主要研究内容 |
1.3.2 本文主要结构 |
第2章 SAS协议分析 |
2.1 应用层分析 |
2.2 传输层分析 |
2.2.1 SSP帧结构 |
2.2.2 传输层状态机 |
2.3 端口层分析 |
2.4 链路层分析 |
2.4.1 基元(Primitives)管理 |
2.4.2 地址帧收发 |
2.4.3 CRC(Cyclic Redundancy Check)生成及校验 |
2.4.4 扰码(scrambling) |
2.4.5 链路复位序列 |
2.4.6 链路层状态机 |
2.5 PHY层分析 |
2.5.1 8b/10b编码 |
2.5.2 OOB信号生成和检测 |
2.5.3 Phy复位序列 |
2.5.4 Phy层状态机 |
2.6 物理层分析 |
2.6.1 连接器和电源接口 |
2.6.2 差分信号传输 |
2.7 本章小结 |
第3章 SAS控制器的实现 |
3.1 整体及关键功能模块介绍 |
3.2 协议传输层实现 |
3.2.1 ST传输层 |
3.2.1.1 传输路径 |
3.2.1.2 接收路径 |
3.2.1.3 帧传输 |
3.2.1.4 帧接收 |
3.2.2 MT传输层 |
3.2.2.1 传输路径 |
3.2.2.2 接收路径 |
3.2.2.3 接收帧 |
3.2.3 传输层状态机 |
3.3 PL端口层实现 |
3.3.1 定时器 |
3.3.1.1 I_T连接丢失定时器 |
3.3.1.2 仲裁等待时间定时器 |
3.3.1.3 总线非活动时间限制定时器 |
3.3.1.4 最大连接限时定时器 |
3.3.2 连接开放操作 |
3.3.3 连接过程操作 |
3.3.4 连接关闭操作 |
3.3.5 端口层状态机 |
3.4 协议链路层实现 |
3.4.1 SSP链路层 |
3.4.1.1 SSP数据路径 |
3.4.1.2 SSP数据流控制 |
3.4.1.3 SSP DONE处理 |
3.4.2 SMP链路层 |
3.4.3 SL链路层 |
3.4.3.1 SL传输数据路径 |
3.4.3.2 SL接收路径 |
3.4.3.3 识别和硬复位序列 |
3.4.3.4 SL连接处理 |
3.4.4 CRC模块 |
3.4.5 扰码模块 |
3.4.6 链路层状态机 |
3.5 PHY层实现 |
3.5.1 Phy控制层实现 |
3.5.1.1 8b/10b编码解码模块 |
3.5.1.2 OOB信号生成及检测模块 |
3.5.2 接收信号时钟数据恢复 |
3.5.3 Phy层状态机 |
3.6 本章小结 |
第4章 综合仿真及实验验证 |
4.1 实验平台介绍 |
4.1.1 硬件环境 |
4.1.2 软件环境 |
4.1.3 测试环境 |
4.2 综合 |
4.3 仿真 |
4.3.1 Test Bench设计 |
4.3.2 仿真结果分析 |
4.3.2.1 复位连接仿真分析 |
4.3.2.2 NCQ读写仿真分析 |
4.4 板上测试 |
4.5 本章小结 |
第5章 总结与展望 |
5.1 全文总结 |
5.2 不足及展望 |
致谢 |
参考文献 |
附录 |
(2)块设备自动化测试系统的设计及优化(论文提纲范文)
摘要 |
Abstract |
第一章 绪论 |
1.1 研究背景与意义 |
1.2 本课题的研究进展 |
1.2.1 硬盘性能测试工具历史状况 |
1.2.2 硬盘性能测试工具发展现状 |
1.2.3 硬盘性能测试工具发展趋势 |
1.3 本课题主要研究内容 |
1.3.1 自动化测试工具的设计与实现 |
1.3.2 自动化测试工具的测试验证及测试用例精简 |
1.4 本文的组织结构 |
第二章 测试相关技术及测试工具现状 |
2.1 硬盘相关性能指标介绍 |
2.2 SSD相关性能指标介绍 |
2.3 RAID技术及RAID卡配置参数 |
2.4 现有测试工具及其技术特点介绍 |
2.4.1 WinBench99 |
2.4.2 HD Tach |
2.4.3 HD Tune |
2.4.4 CrystalDiskMark |
2.4.5 IOMeter |
2.4.6 其他硬盘性能测试工具 |
2.4.7 本课题采用的测试工具 |
2.5 小结 |
第三章 自动化块设备测试工具的设计与实现 |
3.1 自动化测试工具的需求分析 |
3.2 自动化测试工具的架构设计 |
3.2.1 自动化测试工具的相关程序调用 |
3.2.2 自动化测试工具的功能框架与流程图 |
3.3 自动化测试工具的实现 |
3.3.1 自动化信息收集模块的程序实现 |
3.3.2 自动识别模块的程序实现 |
3.3.3 自动RAID配置模块的程序实现 |
3.3.4 自动化FIO测试模块的程序实现 |
3.3.5 自动化测试配置生成器的程序实现 |
3.3.6 自动化结果检查模块的程序实现 |
3.4 测试用例精简的设计 |
3.4.1 测试用例精简的理论基础 |
3.4.2 SATA及SAS硬盘的测试用例精简 |
3.5 小结 |
第四章 自动化测试工具的测试与验证 |
4.1 测试用例参数选择及相关概念 |
4.2 SATA单盘的测试结果及分析 |
4.2.1 SATA单盘在AHCI控制器下的测试结果与分析 |
4.2.2 SATA单盘在LSI 6Gb&12G SAS控制器测试结果与分析 |
4.3 RAID配置下的测试结果及分析 |
4.3.1 RAID0测试结果分析 |
4.3.2 RAID5测试结果分析 |
4.3.3 条带大小对于RAID影响的分析 |
4.4 SATA SSD的测试结果及分析 |
4.4.1 单盘模式固态硬盘的测试结果分析 |
4.5 测试用例精简的结果及分析 |
4.5.1 AutoFIO测试用例精简的验证 |
4.5.2 RAID测试用例精简的验证 |
4.6 小结 |
第五章 结论与展望 |
5.1 本文工作总结 |
5.2 下一步研究方向 |
参考文献 |
致谢 |
个人简历、在学期间发表的论文与研究成果 |
(3)低杂散任意波形发生器硬件电路设计(论文提纲范文)
摘要 |
abstract |
第一章 绪论 |
1.1 研究背景及意义 |
1.2 国内外研究现状及发展态势 |
1.2.1 杂散抑制方法发展现状 |
1.2.2 任意波形发生器杂散水平发展现状 |
1.3 主要研究内容 |
1.4 论文章节安排 |
第二章 杂散信号分析 |
2.1 DDS工作原理 |
2.1.1 直接数字频率合成技术 |
2.1.2 直接数字波形合成技术 |
2.1.3 理想DDS结构输出频谱 |
2.2 DDS误差分析 |
2.2.1 相位截断误差对SFDR指标影响 |
2.2.2 幅度量化误差对SFDR指标影响 |
2.2.3 DAC非理想特性对SFDR指标影响 |
2.3 信号调理电路输出信号杂散分析 |
2.4 低杂散指标实现方案设计 |
2.4.1 波形合成方法 |
2.4.2 信号调理电路方案 |
2.5 本章小结 |
第三章 总体方案设计 |
3.1 硬件电路总体结构设计 |
3.2 信号调理电路方案论证 |
3.2.1 信号调理电路需求 |
3.2.2 输出信号杂散抑制方案 |
3.2.3 输出幅度调理方案 |
3.3 波形数据存储方案论证 |
3.3.1 存储器需求 |
3.3.2 存储器类型确定 |
3.3.3 波形存储方案设计 |
3.4 波形数据高速传输方案论证 |
3.4.1 波形传输接口选型 |
3.4.2 JESD204B协议方案设计 |
3.5 时钟产生方案论证 |
3.5.1 时钟模块电路需求 |
3.5.2 时钟模块电路方案设计 |
3.6 本章小结 |
第四章 硬件单元电路设计 |
4.1 数模转换单元电路设计 |
4.1.1 数字数据路径设计 |
4.1.2 时钟控制模块 |
4.1.3 控制功能模块 |
4.2 时钟单元电路设计 |
4.2.1 参考时钟自动切换电路设计 |
4.2.2 可变时钟产生单元电路设计 |
4.3 模拟信号调理单元电路设计 |
4.3.1 DAC输出信号去偏单元电路设计 |
4.3.2 输出信号幅度控制单元电路设计 |
4.3.3 输出信号杂散抑制电路设计 |
4.4 其他单元电路设计 |
4.4.1 DDR3 SDRAM单元电路设计 |
4.4.2 FPGA单元电路设计 |
4.5 本章小结 |
第五章 硬件逻辑工程设计 |
5.1 通信接口逻辑设计 |
5.2 波形数据传输控制模块设计 |
5.2.1 波形数据写入逻辑模块设计 |
5.2.2 波形数据读取逻辑模块设计 |
5.3 配置数据及控制信号发送模块设计 |
5.3.1 配置数据发送模块设计 |
5.3.2 控制信号发送模块设计 |
5.4 状态信息回读模块设计 |
5.5 波形数据发送逻辑模块设计 |
5.5.1 JESD204B接口模块设计 |
5.5.2 JESD204B接口数据映射 |
5.5.3 JESD204B接口同步设计 |
5.6 本章总结 |
第六章 系统测试及分析 |
6.1 仪器功能指标测试 |
6.2 仪器性能指标测试 |
6.2.1 采样率及存储深度指标测试 |
6.2.2 输出信号频率范围及准确度测试 |
6.2.3 输出信号幅度范围及准确度测试 |
6.2.4 输出信号SFDR指标测试 |
6.3 本章小结 |
第七章 总结与展望 |
7.1 全文总结 |
7.2 工作展望 |
致谢 |
参考文献 |
攻读硕士学位期间取得的成果 |
附录 |
(4)宽带通信中的超高速数据转换器研究(论文提纲范文)
摘要 |
ABSTRACT |
符号对照表 |
缩略语对照表 |
第一章 绪论 |
1.1 前言 |
1.1.1 研究背景 |
1.1.2 宽带通信中的超高速数据转换器应用 |
1.2 超高速数据转换器研究现状 |
1.2.1 国外研究现状 |
1.2.2 国内研究现状 |
1.3 超高速数据转换器中的关键问题 |
1.4 本论文研究思路与组织结构 |
第二章 InP DHBT超高速数据转换器原理 |
2.1 InP DHBT器件工艺和基本电路形式 |
2.2 超高速跟踪保持放大器 (THA) |
2.2.1 THA性能指标 |
2.2.2 高速THA电路拓扑 |
2.3 快闪型模数转换器(Flash ADC) |
2.3.1 工作原理和性能指标 |
2.3.2 Flash ADC的非理想效应 |
2.4 电流舵型数模转换器(CS DAC) |
2.4.1 工作原理和性能指标 |
2.4.2 CS DAC的非理想效应 |
2.5 小结 |
第三章 超高速THA中的关键技术与设计方法 |
3.1 THA整体架构 |
3.2 24-Gsps的带宽增强型THA设计 |
3.2.1 阻容退化带宽增强技术 |
3.2.2 宽带THA电路设计 |
3.3 40-Gsps的高线性度THA设计 |
3.3.1 Vbe调制非线性分析 |
3.3.2 高线性度THA电路设计 |
3.4 64-Gsps的超宽带THA设计 |
3.4.1 有源电感峰化技术 |
3.4.2 超宽带THA设计 |
3.5 小结 |
第四章 超高速THA电路测试与分析 |
4.1 THA电路测试系统和平台 |
4.2 THA-24芯片测试与分析 |
4.3 THA-40芯片测试与分析 |
4.4 小结 |
第五章 超高速ADC和DAC电路设计研究 |
5.1 超高速ADC电路设计考虑 |
5.1.1 关键电路设计 |
5.1.2 信号完整性问题改善 |
5.1.3 时钟分配网络设计与优化 |
5.1.4 版图总体优化和仿真 |
5.2 超高速DAC电路设计 |
5.2.1 超高速电路中的双采样技术 |
5.2.2 关键电路设计 |
5.2.3 版图布局优化与仿真 |
5.2.4 DAC测试结果与分析 |
5.3 小结 |
第六章 总结与展望 |
6.1 研究总结 |
6.2 研究展望 |
参考文献 |
致谢 |
作者简介 |
(5)网络游戏虚拟财产的民法保护研究(论文提纲范文)
摘要 |
Abstract |
绪论 |
第一章 网络游戏虚拟财产概述 |
第一节 当前语境下的网络游戏虚拟财产 |
一 网络游戏虚拟财产交易的发展现状 |
二 网络游戏虚拟财产概念梳理 |
三 网络游戏虚拟财产的主要类型 |
第二节 网络游戏虚拟财产的特征 |
一 依附性 |
二 人为稀缺性 |
三 可转让性 |
四 价值性 |
五 排他性 |
第二章 魔圈理论及其视野下的网游虚拟财产 |
第一节 网络游戏虚拟财产的魔圈理论 |
一 魔圈理论的提出及其发展 |
二 我国语境下魔圈理论的含义 |
第二节 魔圈视角下的网络游戏虚拟财产 |
一 魔圈理论下的虚拟财产分析架构 |
二 对传统虚拟财产权利属性理论的解析 |
第三章 我国网游虚拟财产保护存在的主要问题 |
第一节 当前网游虚拟财产尚缺乏一个准确的定位 |
一 实务中未就网络游戏虚拟财产的权利属性统一认识 |
二 网络服务用户的权利边界界定不清 |
第二节 网游虚拟财产权利归属认定面临困难 |
一 网络游戏虚拟财产所有权主体难以认定 |
二 “账号共享”的定性问题 |
第三节 网游虚拟财产价值认定面临困难 |
一 网游虚拟财产的实际价值缺乏统一标准 |
二 网游虚拟财产价值存在不可预期性波动 |
第四节 网络游戏虚拟财产交易存在障碍 |
一 网络游戏虚拟财产的权利变动模式难以确定 |
二 《最终用户协议》之规定造成物权变动困难 |
第四章 网络游戏虚拟财产相关立法例分析 |
第一节 美国网络游戏的章程理论及相关司法案例分析 |
第二节 韩国网游虚拟财产保护框架分析 |
第三节 我国台湾地区“电磁记录”说之评析 |
第五章 网络游戏虚拟财产民法保护体系建构 |
第一节 网游虚拟财产民法保护体系建构路径分析 |
一 对域外经验的思考 |
二 魔圈理论于司法实践问题解决的参考意义 |
三 魔圈视角下网游虚拟财产的二元保护体系 |
第二节 网游虚拟财产的物权定位及相关规则 |
一 魔圈视角下物权定位的合理性分析 |
二 网游虚拟财产物权保护的特殊性及其应对 |
第三节 网络游戏虚拟财产的公示方法 |
一 确定网游虚拟财产公示方法的难点 |
二 明确依托于账户绑定技术的公示方法 |
第四节 构建网络游戏虚拟财产价值评估体系 |
一 以实名认证为核心推进相关市场规范化 |
二 建立财政及工信部门监督下的企业联合评估机构 |
三 网游虚拟财产价值认定方法及落实对策 |
第五节 虚拟网络服务合同规则体系构建 |
一 规定虚拟网络服务合同为有名合同 |
二 建立基于虚拟网络服务合同向第三人起诉的诉讼规则 |
结语 |
参考文献 |
致谢 |
(6)基于Intel Romley EN平台的双路服务器设计(论文提纲范文)
摘要 |
Abstract |
符号说明及名词解释 |
第一章 绪论 |
1.1 研究背景 |
1.2 市场与需求分析 |
1.3 本文的主要工作以及论文内容 |
第二章 系统设计 |
2.1 主板设计 |
2.2 机箱设计 |
2.3 硬盘背板设计 |
2.4 电源设计 |
2.5 散热设计 |
2.6 BIOS软件设计 |
第三章 系统性能评估 |
3.1 系统最终规格实现 |
3.2 课题研究成果 |
3.3 系统性能评测 |
3.4 SI信号量测 |
3.5 DC POWER效率评测 |
3.6 AC POWER效率评估 |
第四章 基于HADOOP分布式云存储的业务应用与部署 |
4.1 传统关系型数据库的弊端与劣势 |
4.2 非结构化数据的分布式云存储架构 |
4.3 本课题在分布式云存储上的应用 |
第五章 总结 |
5.1 研究工作总结 |
5.2 挑战与展望 |
参考文献 |
致谢 |
学位论文评阅及答辩情况表 |
(7)云计算应用与研究(论文提纲范文)
摘要 |
ABSTRACT |
第一章 绪论 |
1.1 论文研究背景与选题意义 |
1.2 作者主要的研究工作 |
1.3 论文的内容组织及结构 |
第二章 云计算技术研究 |
2.1 云计算基本概念 |
2.2 云服务分类 |
2.3 云计算关键技术 |
2.3.1 虚拟化 |
2.3.2 分布式处理 |
2.3.3 在线软件 |
2.3.4 运营管理 |
2.4 云计算产业 |
2.4.1 云计算产业链 |
2.4.2 云计算机遇与挑战 |
2.4.3 云计算对中国电信的影响 |
2.5 本章小结 |
第三章 业务平台、IDC云计算技术现场试验需求分析及架构设计 |
3.1 项目背景 |
3.2 现状及需求分析 |
3.2.1 业务平台 |
3.2.2 IDC |
3.3 IAAS技术架构 |
3.3.1 技术架构说明 |
3.3.2 业务平台的IaaS技术架构与外部系统的联接关系 |
3.3.3 IDC的IaaS技术架构与外部系统的联接关系 |
3.4 关键技术的方案选型研究 |
3.4.1 IaaS方案选型 |
3.5 本章小结 |
第四章 业务平台、IDC云计算技术现场试验实施方案 |
4.1 业务平台 |
4.1.1 方案概述 |
4.1.2 虚拟化软件方案 |
4.1.3 服务器方案 |
4.1.4 存储方案 |
4.1.5 网络方案 |
4.1.6 管理方案 |
4.1.7 安全方案 |
4.1.8 软硬件选型 |
4.2 IDC |
4.2.1 方案概述 |
4.2.2 虚拟化软件方案 |
4.2.3 服务器方案 |
4.2.4 存储方案 |
4.2.5 网络方案 |
4.2.6 管理方案 |
4.2.7 安全方案 |
4.2.8 软硬件选型 |
4.3 工程实施评估 |
4.3.1 IaaS云建设的评估指标 |
4.3.2 业务平台云方案实施评估 |
4.3.3 IDC云方案实施评估 |
4.4 本章小结 |
第五章 论文工作总结以及下一步研究工作 |
5.1 论文工作总结 |
5.2 进一步的研究工作 |
参考文献 |
缩略术语表 |
致谢 |
四、LSI逻辑公司推出三款新型HBA(论文参考文献)
- [1]高速串行SCSI接口的RTL设计与实现[D]. 余凌烽. 杭州电子科技大学, 2019(01)
- [2]块设备自动化测试系统的设计及优化[D]. 赵雷. 中国科学院大学(中国科学院工程管理与信息技术学院), 2017(04)
- [3]低杂散任意波形发生器硬件电路设计[D]. 巩佳宁. 电子科技大学, 2021(01)
- [4]宽带通信中的超高速数据转换器研究[D]. 李少军. 西安电子科技大学, 2020(05)
- [5]网络游戏虚拟财产的民法保护研究[D]. 沈俊威. 上海师范大学, 2020(07)
- [6]基于Intel Romley EN平台的双路服务器设计[D]. 孙波. 山东大学, 2014(10)
- [7]云计算应用与研究[D]. 郭亮. 北京邮电大学, 2011(08)