一、通信机快速跳频频率合成器的研究（论文文献综述）
王军鹏[1]（2008）在《短波差分跳频通信系统的软件无线电实现》文中研究指明短波差分跳频技术将调制、编码和跳频技术有机的结合在一起,极大的提高了短波通信设备的数据传输能力、抗干扰和抗衰落能力,与传统跳频通信相比,有很多明显的优点,代表了新一代短波抗干扰通信体制的研究方向。本论文主要研究基于软件无线电技术的差分跳频通信机实现技术,并且着重介绍了短波差分跳频通信机的平台设计方案与软件实现,全文共分六章。第一章简要介绍了跳频通信的原理和短波跳频通信的发展以及差分跳频通信技术的应用和研究现状,并对本文要研究的重点做了简要描述。第二章详细介绍了短波差分跳频通信系统的工作原理和关键技术;第三章重点给出了该系统的软件无线电实现方案,具体描述了硬件平台组成和功能划分方案,同时,详细介绍了系统平台上的器件选择。第四章重点介绍了短波差分跳频通信机基于DSP的软件设计与实现。第五章主要介绍短波差分跳频通信系统的实验过程,对实验中遇到的问题进行了描述并给出了解决的方法。试验结果表明了差分跳频通信技术应用于短波通信的可行性。第六章为本文的结论。
黄武[2]（2007）在《跳频频率合成器的设计》文中提出跳频通讯具有抗干扰能力强、保密性好等特点，已被广泛地应用于通信、雷达、电子对抗等领域。跳频系统的关键是其快速跳频频率合成器，本文以跳频速度为中心，介绍了一种实现快速跳频的频率合成方法。给出了的实验数据。本项目研究的核心是具有较高的频率分辨率和稳定度，极好的频谱纯度和复杂的调制性能的射频段跳频信号合成器，以满足卫星、地面站和移动通讯系统的测试。也可以用于跳频电台、雷达、无线电对抗以及相位噪声等测量领域。本文详细分析了跳频信号发生器的设计原理(包括硬件和软件)，也讨论了其中的关键技术，包括锁频环和锁相环结合应用的设计，单环高分辨率合成技术，跳频的控制技术，高速率高频偏数字调频技术，跳频输出幅度控制技术，直接数字合成调制源技术等。
陈超[3]（2014）在《自适应跳频技术在通信对抗中的应用研究》文中研究指明通信对抗是电子对抗中不可忽视的作战手段，更是现代战争中的一个重要组成部分。无论是在指挥、控制，还是情报通信中均发挥着不可替代的作用。通信对抗如今在某种意义上已成为克敌制胜的关键，是一种不可忽略的战斗力。跳频通信技术是目前应用于战术通信最有成效的技术之一。基于自适应技术的跳频通信系统是将自适应控制技术和信道质量评估技术相结合的技术，它能使跳频通信系统使用好的频点替换掉被干扰的坏频点，并通过自适应控制，使其以最小的功率发射，在保持优质通信的基础上，达到最低的被截获概率。军事通信上之所以广泛使用自适应跳频技术，也正是源于这个优点。首先，本文研究了当前实现自适应跳频通信系统的关键算法：实时信道质量评估算法和自适应控制算法。基于卡尔曼预测的信道质量评估算法无需大量先验知识，算法实现简单，对各种调制方式都有很高的精确度，对信噪比预测的误差小于1dB。当前的自适应控制算法中采用的调制方式仍然是常规跳频的二进制频移键控（BFSK），但是在面对通信质量较差的信道时，为了使误码率达到要求，只有提高发射功率，这就造成了质量较好的子带资源的浪费。本文采用了基于多进制数字调制（MFSK）的自适应控制技术，可以使系统误码率为102时，相对于无自适应取得3dB的功率增益，相对于仅自适应调制取得2dB的功率增益，相对于仅自适应功率控制取得1dB功率增益；而且可用频点越多，性能提升效果越明显。其次，现有的抗干扰方面的结论，基本都是针对某一种干扰的原理或者其抗干扰的方法得出的，本文对影响跳频通信系统较严重的跟踪干扰、阻塞干扰等多种干扰类型进行了对比研究。Simulink仿真分析表明基于自适应控制的跳频通信系统在对抗干扰方面比普通跳频通信系统更具优势，提高频率跳变的速度，不但可以极大的改善转发干扰、跟踪式干扰对系统造成的影响，而且也不会影响跳频通信系统原有的对抗单频干扰、多径干扰等抗干扰性能。此外，本文还研究给出可实时改变系统跳速的变速自适应跳频通信系统方案，在我方尚未探测出敌方施加的具体干扰类型时，采用在门限值范围内提高跳速的办法，改善系统的传输性能。仿真结果表明，在200跳秒至2000跳秒范围内提高跳速，不但可以将系统面对跟踪式干扰、转发干扰时的传输误码率提高3到4个百分点；还可以使系统面对多音干扰、部分频带干扰和阻塞干扰等干扰类型时，传输误码率提高1到2个百分点；在面对单音干扰和多径干扰等常规干扰时，也不会降低系统原有的抗干扰性能。
孙占学[4]（2004）在《跳频电台频率合成器的设计与分析》文中研究指明现代信息战和现代通信系统对通信技术提出了越来越高的要求。由于跳频通信具有保密性好、抗干扰能力强和码分多址的组网功能等优点，无论在军事方面还是在民用方面都越来越显示出其优势。跳频频率合成器是跳频通信系统的心脏，它的各项性能指标对跳频通信系统的性能具有决定性的影响。要想完成和实现一个跳频通信系统，对跳频频率合成器的研究和实现就显得至关重要。本文介绍了跳频通信以及跳频频率合成器的基本工作原理，讨论了跳频通信系统中采用的各种频率合成技术，对其性能进行了分析和比较，并在此基础上提出了一种 DDS＋PLL 的频率合成器方案。该方案使得 DDS 和锁相环合成优点互相补充，既实现了频率的快速跳变和精细步进，又实现了高的频率输出。文中还探讨了提高锁相式频率合成器的锁定速度的各种方法及其优缺点。本文的目的是设计出适用于 720G 跳频电台的频率合成器。本文根据跳频电台整机对频率合成器的要求提出了跳频频率合成器的各项指标。根据所选的方案在硬件上实现该跳频频率合成器，并对方案中椭圆函数滤波器的滤波特性、压控振荡器的调谐特性、频率合成器的锁定时间、杂散抑制、频率精度与幅度等进行了仿真与测试，并绘制了相关图表。
韩杰峰[5]（2008）在《超短波高速跳频频率合成器的设计》文中认为高速跳频系统通常是指跳频速率大于500跳/秒的跳频系统。作为扩频通信体制中的一种重要类型,高速跳频系统因其出色的抗干扰、抗截获和抗人为阻塞能力,在当前军事通信研究领域引起广泛关注。跳频频率合成器作为高速跳频通信系统中不可缺少的一个关键部件,其性能的好坏对高速跳频系统的性能指标具有决定性影响。因此,对高速跳频频率合成器的设计研究具有重要的应用价值。基于本论文的设计技术指标要求,文章对频率合成器的设计和跳频序列的设计进行了深入的探讨和研究。在对跳频理论及频率合成理论分析的基础上,讨论了几种常用的频率合成方案,设计完成了一种适合于本论文技术指标要求的DDS频率合成器方案;同时,文章还比较分析了m跳频序列和RS跳频序列的性能特点以及它们的产生原理。最终确定选用RS（n,2）码跳频序列作为控制载波随机跳变的伪随机序列。为满足系统扩展、移植及修改方便的需要,以及较大的频段覆盖范围要求。最后,设计了以先进的DDS AD9954为核心的跳频频率合成器,并采用DSPTMS320VC5416和FPGA EP2C8Q208C8作为系统的中心控制和数据处理单元。在此基础上,完成了一个完整的快速跳频频率合成器的设计方案,并通过硬件设计实现,其跳频速率达到2000跳/秒,而且具有比较优越的整体性能。
方磊[6]（2004）在《射频通信集成电路及其相关模块的研究》文中提出本文主要对射频通信系统中的两个关键模块——低噪声放大器和频率合成器展开了一些研究和设计工作。 第一章，绪论。概要的介绍了当前无线收发器的实现工艺，以及收发器的基本结构。 第二章，低噪声放大器在RFIC中的实现和优化。从芯片级的角度提出了射频集成电路中低噪声放大器的主要设计指标和基本结构；接着深入研究了共源共栅、源极电感负反馈型低噪声放大器设计与优化的主导思路和基本步骤，并用HP ADS进行了仿真。 第三章，射频通信系统中低噪声放大器设计。从电路级的角度介绍了RF低噪声放大器设计中的关键参数和主要指标，并利用S参数和Smith圆图来折衷稳定性，增益，噪声等关键指标，从而给出了RF低噪声放大器设计的一般方法。最后又根据该方法给出一个RF低噪声放大器的设计实例。 第四章，频率合成器设计基础。首先简要的介绍了频率合成器的主要性能指标，接着有重点的介绍了三大频率合成方案及其特点，最后讨论了DDS与PLL频率合成法的几种组合方案，并选出了本设计将采用的方案。 第五章，高速锁相跳频频率合成器的研究。首先详细分析了DDS跳频信号源的频谱性能以及锁相环路的基本原理和性能，接着给出了几种提高锁相式频率合成器频率转换速度的方法。 第六章，高速锁相跳频频率合成器的研制。首先根据给定的性能指标和设计方案来设定基本参数，并根据这些参数来选定各功能模块所需的芯片；接着利用这些芯片设计出各个模块的电路原理图。 第七章，高速锁相跳频频率合成器性能的测试和分析。有序地整理了该设计实例中各模块的实测数据，并根据这些测试数据详细地分析比较了不同参数对频率合成器性能的影响。最后给出了本次设计的心得。
孔曦[7]（2006）在《差分跳频频率合成器的设计与分析》文中研究表明跳频通信技术具有良好的保密性能、抗干扰性能和多址组网性能,不但在军事通信中得到了广泛应用,而且在民用方面也越来越显示出它的优势。差分跳频技术是一种新型的跳频通信技术,它的信息携带方式不同于传统跳频技术,它是用跳变的载波之间的相关性来传送信息的。与传统跳频技术相比具有跳速高、传输带宽宽、硬件构成简单等特点,并在抗干扰、抗衰落能力上显示出了突出优势。频率合成器是跳频系统的心脏,它的各项性能指标对跳频通信系统的性能具有决定性的影响。本论文阐述了跳频技术以及差分跳频技术的基本理论,讨论了跳频通信系统中采用的三种频率合成技术:直接频率合成技术（DS, Direct Frequency Synthesis）锁相环频率合成技术（PLL,Phase-locked Loop Synthesis）直接数字频率合成技术（DDS, Direct Digital Frequency Synthesis ）重点论述了DDS的工作原理,基本结构和输出频谱,并论述了以DDS和PLL相结合的组合式频率合成器。最后,本论文提出了单片机控制的,基于DDS的短波差分跳频频率合成器的设计方案。方案中采用ADI公司的新型DDS芯片AD9854作为频率合成器,单片机选用和MCS-51兼容的AT89C51,时钟采用15MHz的有源晶振。完成了输出幅度均衡的单片机控制流程设计,对椭圆函数低通滤波器的幅频特性进行了计算机仿真,并对整个方案中的各环节进行了分析。希望本论文能在今后频率合成器的设计实践中,为大家开拓新的思路提供一些参考。
李树刚[8]（2007）在《基于DDS的跳频频率合成器研究与实现》文中进行了进一步梳理跳频通信以其保密性好、抗干扰能力强和码分多址的组网功能等优点，在军事方面和民用方面都显示出其优势。频率合成器是跳频通信的关键技术之一，它对跳频通信系统的性能具有决定性的影响，因此，对跳频频率合成器的研究和实现就显得至关重要。本文首先介绍了扩频通信的基本理论及其特点，研究了扩频通信系统的基本模型。讲述了扩频通信系统的增益问题。接着重点研究了频率合成技术，对常用的频率合成技术做了介绍，并分析了不同频率合成方案的优缺点，选择了适合本课题的频率合成方案。在此基础上，选用ADI公司的新型高时钟DDS芯片AD9850实现直接数字频率合成，单片机AT89C52实现控制电路，对各个部分进行了电路设计，并介绍了PCB板设计以及制板过程中的一些注意事项。最后，完成了频率合成器的测试工作。主要进行了线性度、频率建立时间、输出谐波以及整个频率合成器的耗电等测试。测试结果表明，该频率合成器各项指标均能满足设计要求，很好的完成了跳频通信的功能。
曹天治[9]（2008）在《L波段直接数字式快跳频率合成器的设计与实现》文中进行了进一步梳理直接数字式频率合成（DDS-Direct Digital Synthesis）技术的发明和应用是信号频率合成领域里的一次革命。随着数字电路和微电子技术的发展,DDS技术日益显露出它的优越性。目前,DDS技术己经在雷达、通信、电子对抗和仪器仪表等领域得到了十分广泛的应用。论文首先介绍了频率合成的概念、发展以及直接数字频率合成技术（DDS）的现状和发展趋势。分析了DDS的工作原理及其基本结构,在此基础上对理想的DDS频谱特性进行了理论分析。为了能有效的抑制DDS的杂散,讨论了DDS杂散的三个主要来源并分析了部分杂散对DDS输出频谱的影响。最后设计了DDS电路。论文所设计的倍频模块主要应用于扩展DDS的上限频率和改善DDS的杂散电平。倍频模块主要包括放大电路、倍频电路和滤波电路三部分。论文中比较详细地分析了倍频的基本原理和噪声特性。在此基础上提出了倍频模块的系统方案设计和单元电路的原理和设计,给出了电路装调和测试结果,并对设计和调试中出现的问题进行了分析和解决,最后设计出了满足设计要求的倍频模块。论文所设计的倍频模块可以应用在厘米波雷达频率源或要求输入频率要求高的电子系统。论文的最后给出了下一步工作的建议,以期进一步完善频率合成的性能指标。
刘坤[10]（2014）在《高速跳频通信系统抗干扰性能研究与仿真分析》文中认为海湾战争将人类带入信息战的时代，在现代战争大规模的电磁干扰和对抗下，如果通信设备没有一定的抗干扰能力，将会给战时通信指挥带来很大的不便，甚至是灾难性的后果。跳频通信技术也在这样的环境背景下应运而生，由于其具有良好地抗衰落、抗干扰、多址组网能力，跳频通信成为军用电台对抗干扰的主要方式之一，为保障军事通信的可靠性提供了有力的帮助。与此同时各种专门针对跳频系统的干扰也应运而生，对跳频系统自身的抗干扰能力提出了严峻的挑战。因此，对跳频通信系统的抗干扰性能进行深入地研究和分析就变得更加重要。本文以“****系统”项目二期工程为背景，通过理论分析及软件仿真相结合的方式，对高速跳频通信系统抵抗各种典型干扰的能力进行了研究与仿真。文章首先深入地分析了跳频通信的基本理论知识，介绍了跳频中的关键技术包括跳频图案、频率合成器及同步技术，接着分析了与跳频系统抗干扰性能有密切关联的部分参数。随后确立高速跳频通信系统整体的设计方案，并通过Matlab/Simulink平台对系统进行分模块化的建模仿真，包括信源发生模块、跳频频率合成器、BFSK/BPSK调制解调模块，误码率统计模块等，通过整合各个模块完成对系统的搭建，并通过仿真对比验证了该搭建系统的正确性。接着，文章着重对跳频系统遇到的几种典型干扰类型进行深入地分析，主要包括：宽带噪声干扰、部分频带噪声干扰、多频连续波干扰以及跟踪式干扰，从理论上研究了跳频通信系统在各种干扰下的性能。在结合理论分析及各干扰特点的情况下，搭建各个干扰类型对应的仿真模型。然后将各干扰噪声加入已搭建好的高速跳频通信系统中仿真验证不同干扰类型的干扰效果，通过对各种参数的修改得到跳频系统在不同干扰下的误码率曲线。通过对误码率曲线的详细分析，了解跳频通信系统对抗各种干扰的能力。最后针对跳频系统，总结并提出应对不同干扰的有效方法，如空闲信道搜索技术、自适应跳频技术及跳频组网等，为跳频系统的发展和建设提供一定的指导。
二、通信机快速跳频频率合成器的研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、通信机快速跳频频率合成器的研究（论文提纲范文）
（1）短波差分跳频通信系统的软件无线电实现（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 短波信道特点 |
| 1.1.1 短波信道的多径效应和时间色散 |
| 1.1.2 短波信道的多普勒频移和频率色散 |
| 1.1.3 短波信道的衰落和干扰状况 |
| 1.2 短波跳频通信技术 |
| 1.2.1 跳频通信的原理与特点 |
| 1.2.2 跳频通信技术及装备的发展 |
| 1.3 差分跳频通信技术 |
| 1.3.1 差分跳频的概述 |
| 1.3.2 差分跳频技术的特点 |
| 1.4 论文结构及内容 |
| 1.4.1 本文的内容及作者所做的工作 |
| 1.4.2 论文内容结构安排 |
| 第二章 差分跳频通信系统关键技术 |
| 2.1 差分跳频技术的原理 |
| 2.2 差分跳频通信系统的编码技术 |
| 2.2.1 G 函数的频率转移网格图表示方式 |
| 2.2.2 频率转移函数的构造原则 |
| 2.3 差分跳频通信系统的译码技术 |
| 2.3.1 频率网格译码原理 |
| 2.3.2 基于干扰抑制的频率网格译码原理 |
| 2.4 差分跳频通信系统的同步技术 |
| 2.4.1 差分跳频基于频率检测的同步捕获 |
| 2.4.2 差分跳频的同步跟踪 |
| 2.5 本章小结 |
| 第三章 差分跳频通信系统软件无线电硬件实现方案 |
| 3.1 差分跳频通信系统的模型及结构 |
| 3.1.1 差分跳频发射机模型 |
| 3.1.2 差分跳频接收机模型 |
| 3.2 差分跳频通信机软件无线电设计方案 |
| 3.2.1 软件无线电技术 |
| 3.2.2 基于软件无线电的硬件平台设计方案 |
| 3.2.3 硬件平台的芯片选型 |
| 3.2.4 硬件平台的通信接口设计 |
| 3.3 差分跳频系统的代码加载方案 |
| 3.3.1 硬件连接说明 |
| 3.3.2 双片DSP 的加载 |
| 3.3.3 基于DSP 的FPGA 加载 |
| 3.3.4 加载过程 |
| 3.4 本章小结 |
| 第四章 差分跳频通信系统软件无线电软件实现方案 |
| 4.1 差分跳频通信系统总体软件设计 |
| 4.1.1 基于DSP 的系统资源耗费评估 |
| 4.1.2 系统软件总体结构 |
| 4.2 基于DDS 的差分跳频信号产生方案 |
| 4.2.1 差分跳频通信系统的跳频原理 |
| 4.2.2 直接数字频率合成器DDS 的原理和特点 |
| 4.2.3 基于DDS 的硬件平台方案 |
| 4.2.4 差分跳频信号的软件实现 |
| 4.3 基于双DSP 的通信软件实现方案 |
| 4.3.1 DSP1 软件结构 |
| 4.3.2 DSP2 软件结构 |
| 4.4 本章小结 |
| 第五章 短波差分跳频通信系统的实验 |
| 5.1 短波差分跳频通信系统实验概述 |
| 5.2 短波差分跳频通信机的功能级实验 |
| 5.2.1 功能级实验的目的及内容 |
| 5.2.2 功能级实验仪器及设备 |
| 5.2.3 功能级实验方式 |
| 5.2.4 通信接口测试 |
| 5.2.5 跳频时钟中断测试 |
| 5.2.6 DDS 输出跳频信号测试 |
| 5.2.7 代码加载测试 |
| 5.3 本章小结 |
| 第六章 结论 |
| 6.1 本文贡献与结论 |
| 6.2 下一步的研究工作 |
| 参考文献 |
| 致谢 |
| 个人简历 |
| 攻读硕士学位期间的研究成果 |
（2）跳频频率合成器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 致谢 |
| 插图目录 |
| 列表目录 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 背景综述和国内外发展现状 |
| 1.3 主要研究内容 |
| 1.4 主攻方向及研究意义 |
| 第二章 跳频通信系统原理简述 |
| 2.1 跳频通信中的主要概念 |
| 2.2 跳频序列发生器 |
| 2.3 跳频同步 |
| 2.4 跳频频率合成器 |
| 2.4.1 直接频率合成 |
| 2.4.2 锁相环频率合成 |
| 2.4.3 直接数字频率合成(DDS) |
| 2.4.4 DDS/PLL 组合频率合成法 |
| 第三章 一种跳频频率合成器的设计 |
| 3.1 基本方案构成与工作原理 |
| 3.2 频率合成模块原理 |
| 3.3 信号源输出模块原理 |
| 3.4 延迟线鉴频器和锁频环路的设计技术 |
| 3.5 快速跳频控制技术 |
| 3.6 跳频中的幅度控制 |
| 第四章 数字合成调制信号源 |
| 4.1 数字合成器主要工作原理 |
| 4.2 用 FPGA 实现 DDS 的设计 |
| 4.3 杂散分析及测试结果 |
| 第五章 软件的设计方案和工作原理 |
| 5.1 软件总体方案及主要工作原理 |
| 5.2 跳频校准软件程序的设计 |
| 5.3 输出幅度校准软件程序的设计 |
| 第六章 实验结果及数据分析 |
| 6.1 主要性能指标的测试记录 |
| 6.2 同国外同类产品的性能对比 |
| 第七章 结论及展望 |
| 7.1 论文的简要目的 |
| 7.2 论文中本人所做的主要工作及取得的成果 |
| 7.3 下一步研究方向和内容展望 |
| 参考文献 |
| 在读期间发表论文 |
（3）自适应跳频技术在通信对抗中的应用研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 扩频通信技术的研究现状 |
| 1.2.1 直接序列扩频通信技术 |
| 1.2.2 跳频通信技术 |
| 1.2.3 混合跳频通信技术 |
| 1.3 跳频通信技术的未来发展 |
| 1.4 本文的主要研究工作 |
| 第二章 跳频通信系统 |
| 2.1 基于 m 序列构造跳频图案 |
| 2.1.1 m 序列生成原理 |
| 2.1.2 基于 m 序列构造跳频伪随机码序列 |
| 2.2 基于 DDS 的跳频频率合成器 |
| 2.2.1 常见的频率合成法 |
| 2.2.2 直接数字合成法 |
| 2.3 跳频频率同步 |
| 2.3.1 同步信息的捕获 |
| 2.3.2 跳频同步方法 |
| 2.4 构造跳频通信系统 |
| 2.4.1 跳频通信系统的数学模型 |
| 2.4.2 跳频通信系统的 Simulink 仿真 |
| 2.5 本章小结 |
| 第三章 恒定跳速的自适应跳频通信系统 |
| 3.1 自适应跳频通信原理 |
| 3.2 恒定跳速的自适应跳频通信 |
| 3.2.1 基于卡尔曼预测的实时信噪比估计算法 |
| 3.2.2 基于多进制数字调制的自适应控制算法 |
| 3.3 构造自适应跳频通信系统 |
| 3.4 本章小结 |
| 第四章 可变跳速的自适应跳频通信系统 |
| 4.1 改变跳速对抗干扰 |
| 4.1.1 跳频通信系统中常见干扰 |
| 4.1.2 改变跳速对抗干扰 |
| 4.2 基于变速的自适应跳频通信 |
| 4.2.1 跳速对跳频通信系统性能的影响 |
| 4.2.2 构造基于变速的自适应跳频通信系统 |
| 4.3 性能仿真对比 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文所做的主要工作 |
| 5.2 研究展望 |
| 致谢 |
| 参考文献 |
（4）跳频电台频率合成器的设计与分析（论文提纲范文）
| 第一章 绪论 |
| 第一节 扩频通信 |
| 1.1.1 扩频通信的概念 |
| 1.1.2 扩频通信的理论基础 |
| 1.1.3 扩频通信的主要性能指标 |
| 1.1.4 扩频通信系统的特点 |
| 1.1.5 扩频通信的基本类型 |
| 第二节 跳频通信系统 |
| 1.2.1 跳频技术指标与抗干扰的关系 |
| 1.2.2 跳频系统的主要特点 |
| 第三节 选题背景及论文任务 |
| 第二章 XXX 型通用超短波跳频电台概述 |
| 第一节 XXX 型电台的整机方框电路介绍 |
| 2.1.1 接收部分 |
| 2.1.2 发射部分 |
| 第二节 主要战术指标 |
| 2.2.1 概述 |
| 2.2.2 接收机主要指标 |
| 2.2.3 发射机主要指标 |
| 2.2.4 跳频指标 |
| 第三章 频率合成技术 |
| 第一节 直接频率合成 |
| 第二节 直接数字频率合成 |
| 3.2.1 脉冲输出 DDS |
| 3.2.2 波形存储 DDS |
| 3.2.3 理想参数 DDS 的输出频谱特征 |
| 3.2.4 DDS 的性能分析 |
| 第三节 锁相环频率合成 |
| 3.3.1 锁相环路的基本工作原理 |
| 3.3.2 锁相环路的相位模型和基本方程 |
| 3.3.3 锁相环路的性能分析 |
| 第四节 频率合成组合方案的分析 |
| 3.4.1 DDS 与直接频率合成组合的上变频方案 |
| 3.4.2 DDS 与锁相环频率合成的组合方案 |
| 第四章 提高锁相式频率合成器频率转换速度的方法 |
| 第一节 采用双环(多环)路技术 |
| 第二节 辅助鉴频 |
| 第三节 自动扫描 |
| 第四节 提高鉴相频率，采用小数分频技术 |
| 第五节 粗调预置法 |
| 第六节 自适应精确预置 |
| 第七节 DDS＋PLL 的频率合成方案 |
| 第五章 跳频频率合成器的方案设计 |
| 第一节 频率合成器要求 |
| 5.1.1 性能指标确定 |
| 5.1.2 频率合成器方案的确定 |
| 5.1.3 器件及参数的选择 |
| 第二节 合成器各个部分电路的实现 |
| 5.2.1 MC145152外围电路的设计 |
| 5.2.2 环路滤波器的设计 |
| 第三节 DDS 部分设计 |
| 5.3.1 AD9850 简介 |
| 5.3.2 AD9850 的时序 |
| 5.3.3 AD9850 电路接口设计 |
| 5.3.4 低通滤波器 |
| 第四节 压控振荡器(VCO)原理分析 |
| 第五节 单片机控制部分电路设计 |
| 5.5-1 串并转换电路 |
| 5.5-2 数据处理电路 |
| 5.5-3 电子开关 |
| 第六章 频率合成器的调整与测试 |
| 第一节 环路滤波器的调整 |
| 第二节 VCO 压控线性的测试 |
| 第三节 整个频率合成器的测试 |
| 第四节 测试结果分析 |
| 第七章 总结 |
| 致谢 |
| 主要参考文献 |
（5）超短波高速跳频频率合成器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 论文的背景、研究目的和意义 |
| 1.2 现代无线通信的干扰和抗干扰技术 |
| 1.2.1 无线通信中的干扰 |
| 1.2.2 扩频通信抗干扰技术 |
| 1.2.3 干扰与抗干扰的发展 |
| 1.3 跳频通信技术的研究状况和发展趋势 |
| 1.4 论文研究的主要内容 |
| 第2章 跳频通信原理 |
| 2.1 跳频通信的基本理论 |
| 2.1.1 扩频通信理论基础 |
| 2.1.2 扩频通信的工作原理及工作方式 |
| 2.2 跳频通信系统组成及数学模型 |
| 2.2.1 跳频通信系统组成 |
| 2.2.2 跳频系统信号模型分析 |
| 2.3 跳频通信抗干扰能力、技术指标分析 |
| 2.3.1 跳频系统技术指标分析 |
| 2.3.2 跳频通信系统的主要特点及抗干扰能力 |
| 2.4 本章小结 |
| 第3章 RS码和m跳频序列的设计及仿真分析 |
| 3.1 跳频序列的基础理论 |
| 3.1.1 跳频序列的作用 |
| 3.1.2 跳频序列的性能参数 |
| 3.1.3 跳频序列的设计要求 |
| 3.2 m伪随机序列码特点及其跳频序列设计构造 |
| 3.2.1 m序列的性质特点 |
| 3.2.2 m序列构造设计跳频序列 |
| 3.2.3 m跳频序列性能分析 |
| 3.3 RS伪随机序列及其跳频序列设计构造 |
| 3.3.1 伽罗华域 |
| 3.3.2 RS码的基本特性及跳频序列设计构造 |
| 3.3.3 RS码跳频序列性能仿真及分析 |
| 3.4 RS码序列和m序列构造跳频序列性能对比 |
| 3.5 本章小结 |
| 第4章 跳频频率合成器的方案选择和设计 |
| 4.1 频率合成器的基本概念和方法 |
| 4.1.1 频率合成器的基本概念 |
| 4.1.2 频率合成器的方法 |
| 4.2 两种实用直接数字频率合成器(DDS)实现方案的设计分析 |
| 4.2.1 DDS的工作原理和性能特点 |
| 4.2.2 DDS的两种实现方案设计分析 |
| 4.3 三种DDS/PLL组合频率合成实现方案的设计分析 |
| 4.3.1 环外混频式DDS/PLL频率合成器设计分析 |
| 4.3.2 DDS激励PLL的频率合成器设计分析 |
| 4.3.3 环内插入混频DDS/PLL频率合成器设计分析 |
| 4.4 超短波高速跳频频率合成器的主要技术指标要求 |
| 4.5 本系统方案的选定及论证 |
| 4.5.1 频率合成器的架构选择 |
| 4.5.2 数据处理和控制系统选择 |
| 4.5.3 跳频序列的选择 |
| 4.6 系统组成及主要器件 |
| 4.7 本章小结 |
| 第5章 系统硬件电路设计和软件设计 |
| 5.1 系统硬件电路 |
| 5.2 系统工作原理 |
| 5.3 系统主要模块单元硬件电路设计 |
| 5.3.1 增强型SPI_ctr串行接口控制器的设计 |
| 5.3.2 DDS部分电路 |
| 5.3.3 DSP处理器部分电路 |
| 5.3.4 FPGA配置部分电路设计 |
| 5.3.5 电源部分电路 |
| 5.4 RS(1023，2)码跳频序列的设计 |
| 5.5 跳频信号的输出及软件编程控制 |
| 5.5.1 跳频信号的输出原理 |
| 5.5.2 跳频信号输出软件编程控制 |
| 5.6 DSP处理器对Flash存储器的编程操作 |
| 5.7 系统电路设计中应注意事项 |
| 5.8 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（6）射频通信集成电路及其相关模块的研究（论文提纲范文）
| 第一章 绪论 |
| 1.1 前言 |
| 1.2 收发器体系结构的概要介绍 |
| 第二章 低噪声放大器在RFIC中的实现和优化 |
| 2.1 射频集成电路中LNA的设计指标 |
| 2.2 射频集成电路中LNA的基本结构 |
| 2.3 共源共栅、源极电感负反馈结构LNA的设计与优化 |
| 2.4 共源共栅LNA设计的进一步优化 |
| 2.4.1 密勒效应对LNA共源级反馈电感的影响 |
| 2.4.2 共源共栅LNA的噪声系数 |
| 2.4.3 共栅级沟道宽度W_2对噪声系数的影响 |
| 2.4.4 共栅级沟道宽度W_2对增益的影响 |
| 2.5 2.4GHz共源共栅型低噪声放大器仿真 |
| 2.6 总结 |
| 第三章 射频通信系统中低噪声放大器电路设计 |
| 3.1 RF低噪声放大器设计中关键参数和单位 |
| 3.2 放大器的各种功率和增益关系 |
| 3.3 稳定性判定及稳定化 |
| 3.3.1 稳定性判定圆 |
| 3.3.2 稳定区域判定 |
| 3.3.3 无条件稳定 |
| 3.3.4 放大器稳定性判据 |
| 3.3.5 放大器的稳定化措施 |
| 3.4 按恒定增益指标设计 |
| 3.4.1 单向化设计方法 |
| 3.4.2 单向化设计误差因子 |
| 3.4.3 双共轭匹配设计法 |
| 3.4.4 工作功率增益和资用功率增益圆 |
| 3.5 按噪声系数指标设计 |
| 3.6 小结 |
| 3.7 RF低噪声放大器设计实例 |
| 3.7.1 设计指标为: |
| 3.7.2 设计的一般流程为: |
| 3.7.3 具体的设计与仿真步骤: |
| 第四章 频率合成器设计基础 |
| 4.1 频率合成技术概述 |
| 4.2 频率合成器的主要性能指标 |
| 4.3 锁相频率合成法 |
| 4.3.1 脉控锁相法 |
| 4.3.2 数字锁相法 |
| 4.3.3 直接数字式频率合成器(DDS) |
| 4.3.3.1 DDS的工作原理 |
| 4.3.3.2 DDS的特点 |
| 4.4 频率合成器设计中几种DDS与PLL组合方案的研究 |
| 4.4.1 DDS组合的上变频方案 |
| 4.4.2 DDS+PLL频率合成法的研究 |
| 第五章 高速锁相跳频频率合成器的研究 |
| 5.1 基于DDS的跳频信号源的频谱性能分析 |
| 5.1.1 DDS介绍 |
| 5.1.2 理想DDS的输出频谱分析 |
| 5.1.3 实际DDS的噪声性能分析 |
| 5.1.3.1 相位噪声 |
| 5.1.3.2 杂散性能 |
| 5.2 锁相环路的基本原理和性能分析 |
| 5.2.1 环路相位模型和基本方程 |
| 5.2.2 锁相环路的主要性能 |
| 5.2.2.1 环路的稳定性问题 |
| 5.2.2.2 环路的捕捉特性 |
| 5.2.2.3 环路输出相位噪声 |
| 5.3 提高锁相式频率合成器频率转换速度的方法 |
| 第六章 高速锁相跳频频率合成器的研制 |
| 6.1 主要设计指标 |
| 6.2 实现方案及基本参数 |
| 6.3 主要芯片选择 |
| 6.4 电路设计 |
| 6.4.1 基于DDS的跳频参考信号发生器电路原理图 |
| 6.4.2 DAC粗控信号发生器电路原理图 |
| 6.4.3 单片机接口控制电路原理图及地址分配 |
| 6.4.4 锁相环倍频电路原理图 |
| 6.4.4.1 鉴相器和环路滤波器的电路原理图 |
| 6.4.4.2 加法器的电路原理图 |
| 6.4.4.3 VCO电路原理图 |
| 6.4.4.4 20分频器电路原理图 |
| 6.5 高频模拟电路布线小结 |
| 第七章 高速锁相跳频频率合成器性能的测试和分析 |
| 7.1 DDS跳频参考信号源的测试与分析 |
| 7.2 PLL内部各模块的数据测试及频率合成器性能分析 |
| 7.2.1 VCO的输出波形、频谱及压控特性 |
| 7.2.2 20分频后的输出波形 |
| 7.2.3 环路滤波器设定及其对输出相位噪声的影响 |
| 7.2.4 VCO的粗控策略对跳频性能的影响 |
| 7.3 小结 |
| 附录一、 高速锁相跳频频率合成器的PCB图 |
| 附录二、 高速锁相跳频频率合成器的电路原理图 |
| 附录三、 主要仪器 |
| 参考文献 |
| 致谢 |
（7）差分跳频频率合成器的设计与分析（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 扩频通信 |
| 1.1.1 扩频通信的理论基础 |
| 1.1.2 扩频通信的优越性 |
| 1.1.3 扩频的实际应用 |
| 1.1.4 扩频通信系统的基本类型 |
| 1.2 跳频通信系统 |
| 1.2.1 跳频通信的基本原理 |
| 1.2.2 差分跳频通信技术 |
| 1.3 跳频系统中的频率合成技术 |
| 1.4 本论文结构 |
| 第二章 跳频系统中的频率合成器 |
| 2.1 跳频通信中的频率合成技术 |
| 2.1.1 频率合成器的主要性能指标 |
| 2.1.2 跳频通信中的频率合成技术 |
| 2.2 直接频率合成 |
| 2.3 间接频率合成 |
| 2.3.1 锁相频率合成器基本工作原理 |
| 2.3.2 锁相环路的相位模型和动态方程 |
| 2.3.3 锁相环路的性能分析 |
| 2.4 直接数字频率合成 |
| 2.4.1 DDS的基本原理 |
| 2.4.2 理想情况下DDS的频谱分析 |
| 2.4.3 DDS实际输出频谱分析 |
| 第三章 DDS/PLL组合频率合成法 |
| 3.1 三种频率合成技术的性能比较 |
| 3.2 DDS/PLL组合频率合成法 |
| 3.2.1 环外混频式DDS/PLL频率合成器 |
| 3.2.2 DDS激励PLL频率合成器 |
| 3.2.3 环内插入混频DDS/PLL频率合成器 |
| 第四章 差分跳频频率合成器的设计 |
| 4.1 主要技术指标和设计方案选择 |
| 4.2 各部分电路的实现 |
| 4.2.1 DDS芯片AD9854 |
| 4.2.2 单片机控制部分 |
| 4.2.3 低通滤波器的设计 |
| 4.2.4 逻辑电平转换电路和参考时钟 |
| 第五章 结束语 |
| 参考文献 |
| 研究生期间发表的论文和参加科研情况 |
| 致谢 |
（8）基于DDS的跳频频率合成器研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的背景、目的及其意义 |
| 1.1.1 课题研究的背景 |
| 1.1.2 本课题的目的和意义 |
| 1.2 频率合成技术的内外发展现状 |
| 1.3 论文的主要工作及结构 |
| 第2章 扩频通信的基本理论 |
| 2.1 扩频通信技术概述 |
| 2.1.1 扩频通信的概念 |
| 2.1.2 扩频通信的主要特点 |
| 2.2 扩频通信系统的基本模型 |
| 2.2.1 直接序列扩频系统的模型 |
| 2.2.2 频率跳变扩频系统的模型 |
| 2.3 扩频通信系统的分类 |
| 2.3.1 直接序列扩展频谱系统(DS-SS) |
| 2.3.2 跳频扩频通信系统(FH-SS) |
| 2.3.3 跳时扩频通信系统(TH-SS) |
| 2.3.4 混合扩展频谱通信系统 |
| 2.4 扩频通信系统的增益 |
| 2.5 本章小结 |
| 第3章 频率合成技术 |
| 3.1 频率合成技术简介 |
| 3.2 主要的频率合成技术 |
| 3.2.1 直接式频率合成技术 |
| 3.2.2 锁相环频率合成技术 |
| 3.2.3 直接数字频率合成技术 |
| 3.3 频率合成组合方案分析 |
| 3.3.1 DDS与直接频率合成组合的上变频方案 |
| 3.3.2 DDS与锁相环频率合成的组合方案 |
| 3.4 本章小结 |
| 第4章 跳频频率合成器设计 |
| 4.1 跳频系统概述 |
| 4.1.1 主要性能指标 |
| 4.1.2 整机原理介绍 |
| 4.2 跳频频率合成器总体设计 |
| 4.2.1 性能指标确定 |
| 4.2.2 频率合成器方案的确定 |
| 4.2.3 器件及参数的选择 |
| 4.3 频率合成器电路设计 |
| 4.3.1 合成器的设计 |
| 4.3.2 环路滤波器的设计 |
| 4.4 DDS部分设计 |
| 4.4.1 AD9850 |
| 4.4.2 AD9850电路接口设计 |
| 4.4.3 低通滤波器 |
| 4.5 压控振荡器(VCO)原理分析 |
| 4.6 单片机控制部分电路设计 |
| 4.6.1 串并转换电路 |
| 4.6.2 数据处理电路 |
| 4.6.3 电子开关 |
| 4.7 PCB布局布线 |
| 4.8 本章小结 |
| 第5章 测试结果及分析 |
| 5.1 压控线性的测试 |
| 5.2 整个频率合成器的测试 |
| 5.3 测试结果分析 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的文章和取得的科研成果 |
| 致谢 |
（9）L波段直接数字式快跳频率合成器的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 频率合成的特点和发展 |
| 1.3 频率合成的指标 |
| 1.4 国内外发展状态 |
| 1.5 本文的主要工作 |
| 第二章 DDS原理及杂散谱分析 |
| 2.1 DDS的原理、特点及其应用 |
| 2.1.1 DDS的原理 |
| 2.1.2 直接数字频率合成器的优点和不足 |
| 2.2 DDS的频谱分析 |
| 2.2.1 理想DDS的频谱 |
| 2.2.2 非理想状态下的散杂以及抑制方法 |
| 2.2.3 相位截断误差信号分析 |
| 2.2.4 ROM幅度量化误差所造成的杂散 |
| 2.2.5 DAC转换误差带来的杂散 |
| 2.2.6 其他杂散源 |
| 2.3 DDS的相位噪声特性分析 |
| 2.4 DDS上限频率的扩展 |
| 2.4.1 倍频器直接倍频 |
| 2.4.2 乘法器倍频 |
| 2.4.3 镜像抑制混频器分取上下边带 |
| 2.4.4 DDS+PLL混合方式 |
| 2.5 本章小结 |
| 第三章 L波段跳频频率合成器设计 |
| 3.1 DDS电路设计 |
| 3.1.1 AD9854的电路设计 |
| 3.1.2 AD9854的工作模式 |
| 3.1.3 AD9854外围接口电路 |
| 3.1.4 控制电路 |
| 3.1.5 放大与滤波电路 |
| 3.2 电路设计中需要考虑的几个问题 |
| 3.2.1 电路中的杂散干扰 |
| 3.2.2 DDS芯片AD9854在实际工作中需要注意的几个问题: |
| 3.2.3 DDS电路频谱信号 |
| 3.3 本章小结 |
| 第四章 倍频链分析 |
| 4.1 倍频器基本理论 |
| 4.1.1 倍频器概述 |
| 4.1.2 倍频器的分类 |
| 4.2 倍频电路的实现方法和满足条件 |
| 4.3 倍频器的主要性能指标 |
| 4.3.1 输出功率和倍频效率 |
| 4.3.2 杂散、谐波抑制和频谱纯度 |
| 4.3.3 噪声和信噪比 |
| 4.3.4 不稳定性 |
| 4.4 倍频电路的优点 |
| 4.5 倍频电路的噪声分析 |
| 4.5.1 倍频器的相位噪声分析 |
| 4.5.2 倍频器的本身的噪声分析 |
| 4.5.3 倍频器的改善频谱纯度的措施 |
| 4.6 倍频电路的设计 |
| 4.6.1 倍频电路的设计要点 |
| 4.6.2 倍频器设计规则 |
| 4.7 频率合成器倍频模块的方案 |
| 4.8 输出频谱测试分析 |
| 4.9 本章小结 |
| 第五章 L波段跳频频率合成器测试及结果 |
| 5.1 课题实验结果 |
| 5.2 输出相位噪声测试 |
| 5.3 跳频频谱与时间测试 |
| 5.4 输出杂散与谐波测试 |
| 5.5 测试结果分析 |
| 5.6 本章小结 |
| 结束语 |
| 致谢 |
| 参考文献 |
（10）高速跳频通信系统抗干扰性能研究与仿真分析（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 通信抗干扰技术的发展及研究现状 |
| 1.3 跳频通信技术的发展及应用 |
| 1.4 论文的内容安排 |
| 第2章 跳频通信的技术分析 |
| 2.1 跳频通信抗干扰理论 |
| 2.2 跳频通信的基本原理 |
| 2.3 跳频通信系统的数学模型 |
| 2.4 跳频通信主要技术指标 |
| 2.5 跳频通信的关键技术 |
| 2.5.1 跳频图案 |
| 2.5.2 频率合成器 |
| 2.5.3 同步技术 |
| 2.6 本章小结 |
| 第3章 高速跳频通信系统建模与仿真 |
| 3.1 Matlab/Simulink 仿真平台简介 |
| 3.2 跳频系统整体设计及仿真模型 |
| 3.2.1 信源模块 |
| 3.2.2 信息调制模块 |
| 3.2.3 跳频载波生成模块 |
| 3.2.4 接收信号解调模块 |
| 3.2.5 误码分析模块 |
| 3.2.6 信道模块 |
| 3.3 系统整体仿真 |
| 3.4 本章小结 |
| 第4章 跳频通信系统抗干扰性能研究 |
| 4.1 常用调制方式的误码率 |
| 4.1.1 频率键控调制（FSK） |
| 4.1.2 相位键控调制（2PSK） |
| 4.2 跳频通信抗宽带噪声干扰分析 |
| 4.3 跳频通信抗部分频带噪声干扰分析 |
| 4.4 跳频通信抗多频连续波干扰分析 |
| 4.5 跳频通信抗跟踪干扰分析 |
| 第5章 常见干扰类型建模仿真及结果分析 |
| 5.1 宽带噪声干扰 |
| 5.1.1 仿真模型 |
| 5.1.2 宽带噪声干扰仿真结果及分析 |
| 5.2 部分频带噪声干扰 |
| 5.2.1 仿真模型 |
| 5.2.2 部分频带干扰仿真结果及分析 |
| 5.3 多频连续波干扰 |
| 5.3.1 仿真模型 |
| 5.3.2 多频连续波干扰仿真结果及分析 |
| 5.4 跟踪式干扰 |
| 5.4.1 仿真模型 |
| 5.4.2 跟踪式干扰仿真结果及分析 |
| 5.5 跳频系统抗干扰改进方法 |
| 5.5.1 抗宽带噪声干扰的改进方法 |
| 5.5.2 抗部分频带噪声干扰的改进方法 |
| 5.5.3 抗多频连续波干扰的改进方法 |
| 5.5.4 抗跟踪式干扰的改进方法 |
| 5.6 本章小结 |
| 第6章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
四、通信机快速跳频频率合成器的研究（论文参考文献）
- [1]短波差分跳频通信系统的软件无线电实现[D]. 王军鹏. 电子科技大学, 2008(04)
- [2]跳频频率合成器的设计[D]. 黄武. 合肥工业大学, 2007(03)
- [3]自适应跳频技术在通信对抗中的应用研究[D]. 陈超. 南京邮电大学, 2014(05)
- [4]跳频电台频率合成器的设计与分析[D]. 孙占学. 天津大学, 2004(04)
- [5]超短波高速跳频频率合成器的设计[D]. 韩杰峰. 哈尔滨工程大学, 2008(06)
- [6]射频通信集成电路及其相关模块的研究[D]. 方磊. 浙江大学, 2004(03)
- [7]差分跳频频率合成器的设计与分析[D]. 孔曦. 天津大学, 2006(05)
- [8]基于DDS的跳频频率合成器研究与实现[D]. 李树刚. 哈尔滨工程大学, 2007(04)
- [9]L波段直接数字式快跳频率合成器的设计与实现[D]. 曹天治. 西安电子科技大学, 2008(07)
- [10]高速跳频通信系统抗干扰性能研究与仿真分析[D]. 刘坤. 杭州电子科技大学, 2014(08)