一、数制之间相互转换的并行算法（论文文献综述）
王宇[1]（2021）在《柔性直流接入的电网高频振荡阻尼控制策略及实时仿真研究》文中研究表明模块化多电平换流器（Modular Multilevel Converter,MMC）采用子模块级联的拓扑结构,具有开关频率低、输出波形质量好、对开关一致性要求低等优势,基于模块化多电平换流器的柔性高压直流输电技术在风电接入、电网异步互联等领域迅速发展。实际工程投运前需要依托实时仿真对控制和保护系统进行硬件在环实验,以期在无破坏的前提下模拟运行中的各类工况,确保工程投运后系统安全稳定运行。为获得较高的电压等级和容量,实际系统中单个MMC桥臂通常包含数百个子模块,一方面大量电气节点会给MMC一次系统实时仿真带来巨大挑战;另一方面MMC控制系统需要处理海量数据采集、传输、复杂控制计算,导致整个控制链路延时较长,恶化系统动态特性,甚至造成换流器并网后系统有振荡失稳的风险。近年来,多个柔性直流工程在调试或运行阶段出现高频振荡现象。本文针对MMC接入交流电网后的高频振荡问题展开研究,分析高频振荡产生机理,提出高频振荡抑制策略,并开发相应的硬件在环实验平台对理论分析和振荡抑制策略进行验证。本文的具体研究内容归纳如下:提出了考虑网络阻抗耦合的MMC交直流侧阻抗通用计算方法,能够对MMC直流侧阻抗、交流侧正序阻抗、交流侧负序阻抗进行准确计算。分析了MMC在交、直流侧小信号激励下内部谐波变量的共性及差异,通过频域线性化建立适用于MMC阻抗计算的通用模型。阻抗模型中对一次系统建模时详细分析了各耦合频率下的电流通路,并考虑MMC所连接的交、直流网络阻抗的影响;对控制系统建模时计及正负序分离和负序内环控制在内的全部控制环节。通过求解线性方程组对MMC阻抗进行计算,分别在离线和实时仿真环境中对双端背靠背MMC系统1Hz-5kHz频段内、多种工况下进行扫频,验证阻抗计算方法的准确性,并详细分析了网络阻抗耦合、控制链路延时、功率等级、负序内环控制和外环控制等因素对MMC阻抗特性的影响。提出了基于前馈电压低通滤波、电流级联自适应陷波的MMC高频振荡阻尼控制策略。首先基于所建立的MMC阻抗模型,推导了 MMC交流侧高频段简化阻抗表达式,定位与高频振荡相关的控制环节。然后针对因交流输电网拓扑结构复杂、运行方式多变导致的MMC并网后谐振频率难以预测的特点,改进了 MMC内环控制,通过对前馈电压低通滤波、电流级联自适应带阻滤波消除链路延时带来的负阻效应,达到抑制高频振荡的效果。最后通过硬件在环实验对提出的振荡抑制策略进行了验证。所提出的振荡抑制策略能够在谐振频率处局部重塑MMC阻抗,使其不满足谐振条件,达到消散振荡的目的,对交流系统不同运行方式下也具有很好的兼容性,能够保证系统安全稳定运行。开发了基于现场可编程门阵列（Field Programmable Gate Array,FPGA）的MMC实时仿真模型。利用FPGA的并行特性实现MMC阀组的实时仿真计算,并将计算结果等值为RTDS小步长环境下的受控戴维南支路。将每个桥臂子模块进行分组,每组通过流水线架构完成等值计算,提高计算效率,而组与组之间采用同步并行计算。针对纯实时仿真和外接控制器进行硬件在环实验两种应用场景,分别设计了集成排序网络和集成高速串行Aurora通信接口的实时仿真模型。通过与PSCAD/EMTDC中仿真模型在潮流反转、交直流侧故障、闭锁启动充电等工况下对比测试,验证所开发模型的仿真精度。开发了基于FPGA的MMC集成控制器,在单块FPGA板卡内能够完成单端MMC的全部控制策略。控制器设计充分发挥FPGA的并行特性,采用控制模块内并行设计、控制模块间并行处理以及整体时序优化极大提高了 MMC控制计算速度。基于RTDS和所开发的一次系统实时仿真模型构建硬件在环实验平台,通过潮流反转实验、开关频率优化实验、环流抑制投退实验,对控制器的性能进行验证。同时基于此硬件在环实验平台,对本文所提出的阻抗模型的准确性和高频振荡抑制策略的有效性进行了验证,对实际工程具有一定的指导意义。
裴浩然[2]（2021）在《基于近似计算的自适应滤波器设计》文中进行了进一步梳理自适应滤波因其成熟的理论基础和简单的硬件实现方法,在工程实践的诸多领域得以应用,比如自适应噪声抵消,自适应谱线增强,系统识别等。自适应滤波系统的实现依赖于乘法器和加法器等运算单元,其系统的运行伴随着大量的数据计算。随着自适应滤波器硬件规模越来越大,其面临的功耗问题也愈发严重。近似计算电路被逐渐引入到此类运算单元中用以解决电路中的能耗密度和运算能力限制等问题,其基本思想是通过产生不精确但可接受的计算结果,简化电路硬件复杂度,从而达到提高电路电气性能的目的。为了探究在诸如自适应滤波器的应用中引入近似计算的可行性与具体优化效果。本文首先对构成该系统的重要运算单元进行了原理的阐述与特性的分析,接着对上述单元进行了近似化设计。而后搭建了精确的和多个近似的自适应滤波器。在压缩器单元,8比特,16比特乘法器单元和自适应滤波器层次均进行了大量的对比实验与分析。最终在自适应噪声抵消应用下,论证了近似计算在自适应滤波应用中的可行性与必要性。本文基于对部分积阵列的概率分析,提出了一种新型近似4-2压缩器和一种与之适配的误差补偿单元。得益于加法的补偿特性,该近似4-2压缩器创新性地仅保留了一个输出端口。使用该压缩器辅以误差补偿单元搭建的乘法器与其他近似设计相比在保证较好的精度前提下实现了明显的电气性能提升。将该8比特无符号数乘法器用于图像合成应用可以获得超过60d B的PSNR表现。与此同时,本文提出了针对该压缩器的误差的理论分析方法。当使用其构建乘法器时,可以在不进行verilog编码以及仿真的情况下快速估算单条近似压缩器链路的误差性能。在自适应噪声抵消应用中,使用上述单元构成的多个不同参数的近似自适应滤波器相比于全精度设计在不明显的精度下降条件下,近似设计相比于全精度设计面积降低了43.99%,功耗降低了58.55%,延时降低了18.40%。不明显的精度下降表明在自适应滤波器设计中引入近似计算是可行的。而显着的电气性能提升说明了在低功耗设计日益重要的当下在诸如此类的运算单元中引入近似化设计的必要性。
张彤[3]（2020）在《铯光泵磁力仪数字化信号检测系统的研究》文中进行了进一步梳理微弱磁场的测量技术在地磁场监测、地质勘查、考古、生物医疗和军事等领域都有非常广泛的重要应用。铯光泵磁力仪是一种基于铯原子在磁场下的赛曼效应,再结合光泵浦作用和磁共振技术研制而成的高精度、高灵敏度的微弱磁场测量仪器。当前,国内铯光泵磁力仪信号检测系统的数字化程度较低,与国外的产品存在不小的差距。信号检测系统的数字化能有效提高磁力仪的性能,也有利于实现小型化和集成化。本文对铯光泵磁力仪的数字化信号检测系统进行研究,论文的主要工作如下:（1）研究了铯光泵磁力仪的检测原理;分析了光探测磁共振信号的谱线特征、共振线宽和角相关性;阐述了磁传感探头和信号检测系统的组成结构;基于可编程逻辑门阵列（FPGA）设计了数字化信号检测系统的总体结构。（2）基于直接数字合成（DDS）技术设计实现了产生驱动信号和参考信号的数字信号发生器。基于正交型相敏检波算法、多速率滤波技术、坐标旋转数字式计算机（CORDIC）算法设计实现了进行相敏检波运算的数字锁相放大器。通过仿真验证了各模块功能。（3）设计了系统测试软件,通过实验测试了数字信号发生器中数控振荡器的输出、低通滤波电路的幅频响应和驱动信号的频率准确度,测试了数字锁相放大器中采集信号的波形以及相位测量和幅值测量的精度。测试结果表明,设计的数字信号发生器和数字锁相放大器能满足设计要求。
王鑫[4]（2020）在《基于FPGA的有源配电网实时仿真核心解算器并行设计》文中认为分布式电源的广泛接入使得有源配电网的动态特性愈发复杂,多样化的设备模型和日趋庞大的网络规模对有源配电网实时仿真提出了更高要求。基于现场可编程逻辑门阵列（field programmable gate array,FPGA）的有源配电网实时仿真器具有成本低、体积小、可重构度高、易于扩展等优点,在实时仿真领域得到了广泛应用。核心解算器是模块化实时仿真器中的重要组成部分,作用是在仿真的每个步长内求解节点方程,其计算速度、计算精度及资源消耗情况对仿真器的整体性能有较大影响。本文在充分考虑FPGA硬件特点的基础上,提出了基于FPGA的有源配电网实时仿真核心解算器并行设计,提高了仿真计算效率。主要工作如下:1)确定了基于LDU分解算法的解算器设计框架,提出了系统级-单元级-底层并行的核心解算器多层级并行架构设计思路,充分挖掘核心解算器可并行特性;2)提出了基于FPGA的有源配电网实时仿真核心解算器的细粒度设计方法。基于LDU分解算法,采用单元级并行和底层并行的设计架构,整体分为离线预处理过程和在线求解过程,充分利用FPGA的固有并行特性,提高了核心解算器的计算效率;3)提出了基于FPGA的有源配电网实时仿真核心解算器并行设计方法。在核心解算器细粒度设计的基础上,加入了系统级并行设计架构,采用图分割方法将系统划分为多个子系统在解算器内并行求解,进一步提升了核心解算器的计算效率;4)选取典型配电网算例对本文提出的核心解算器细粒度设计方法和并行设计方法进行仿真测试,通过对核心解算器仿真规模和求解速度的分析,以及与商业仿真软件PSCAD/EMTDC的仿真结果对比,充分验证了设计方案的正确性和有效性。
吴晗[5]（2020）在《电磁频谱快捷变接收的监测节点设计与实现》文中研究表明随着无线通信技术的快速发展,各种无线通信设备广泛应用于电视广播、卫星通信、移动通信等人们生活的各个领域。频谱资源作为无线通信技术的基础,无线通信设备的不断增加导致了频谱资源面临严重的短缺。通过对周围电磁频谱环境的监测感知,为频谱监管提供数据依据,利用频谱决策、频谱搬移等技术实现对电磁频谱的动态管理,可以提高电磁频谱的利用效率。而频谱监测作为频谱管理的基础,是对电磁频谱科学规划、高效利用的必要条件。因此电磁频谱快捷变接收监测节点的设计与实现对提高电磁频谱利用率具有重要意义。针对目前传统电磁频谱频谱监测设备体积大、功耗高等缺点。本文设计的电磁频谱快捷变接收监测节点以小型化、低功耗为设计目标,具有易于升级维护特性,可以满足边海防、远洋、岛屿以及野外等人员难以抵达环境的频谱监测需求。本文的主要工作与创新如下:本文首先根据电磁频谱快捷变接收监测节点小型化、低功耗设计目标,确立了以零中频架构的AD9361捷变收发器为射频接收前端,以ZYNQ为数字基带处理与系统控制单元的系统总体设计方案。通过对AD9361射频收发器结构及其工作原理的研究,根据系统设计指标,生成相应的配置参数,通过SPI接口实现了AD9361的寄存器配置。完成了射频前端数据接口的逻辑设计与调试,实现了电磁频谱监测节点对电磁信号的实时采集。通过研究ZYNQ平台中系统片内AXI总线协议,完成了频谱监测系统控制模块设计,实现了FPGA对控制命令的解析以及监测数据的快速上传。根据频谱监测功能需求对频谱监测的数字信号处理部分进行模块划分,完成了信号预处理、信号加窗运算、快速傅里叶变换、频谱估计、对数运算、频谱搬移、监测数据上传等模块硬件逻辑设计。频谱监测设备的数据处理速度决定系统的性能。本文在数据处理流程中,通过提高数据处理时钟加快数据处理速度,实现了频谱的定频监测功能以及数字扫频监测功能。最后以电磁频谱扫频监测技术为基础,设计一种基于能量检测的快速搜索宽带跳频信号监测方法,在硬件平台上实现了宽带跳频信号的监测。首先针对跳频信号的宽带宽、跳变快的特点,对数字频谱扫描监测流程进行优化改进,设计宽带跳频信号分段监测流程,确保在跳频信号的驻留时间内,完成对跳频带宽内跳频信号的检测。跳频信号检测结果通过ARM上传给上位机,实现了跳频图案在上位机端的可视化显示。通过搭建系统测试平台,对电磁频谱接收监测节点进行系统性能测试,根据测试结果,本课题设计的电磁频谱接收监测设备达到了课题要求。
朱邢秋诺[6]（2020）在《脉冲卷积神经网络实现技术研究》文中认为人工神经网络技术是人工智能领域一个重要的研究方向。随着人类对大脑认知的不断加深,人工神经网络需要在保证较高准确率的同时能更好地模拟生物大脑工作机制,而现有的两代人工神经网络无法同时满足这些特性,在此背景下提出一种新型的人工神经网络——脉冲卷积神经网络（SCNN）。脉冲卷积神经网络同时具有卷积神经网络的高准确率和脉冲神经网络的高能效性与高计算效率,由于同时具有两代人工神经网络的优点,脉冲卷积神经网络正逐渐得到世界各地的重视。现阶段对于脉冲卷积神经网络的研究刚刚起步,大多数是用计算机程序对其进行模拟仿真。单纯的算法模拟仿真对计算资源要求极高,无法体现出脉冲卷积神经网络的高能效性和高计算效率。而现有的神经网络处理器,大部分只针对卷积神经网络或者脉冲神经网络进行硬件加速,尚无一款专门的神经网络处理器可以对脉冲卷积神经网络进行硬件加速。为了解决上述问题,本文主要研究一种对脉冲卷积神经网络进行硬件加速的可配置神经网络处理器。处理器将神经元按照阵列的方式进行排布,形成神经元阵列,通过对神经元阵列的分时复用和配置,使得处理器可以适应各种不同结构的脉冲卷积神经网络算法,提高了处理器的通用性。通过对控制程序的编写,处理器可以对脉冲卷积神经网络的各种参数进行配置,提高了处理器的灵活性和扩展性。同时,处理器还有多个神经元阵列进行并行运算,大大提高了处理器的运算速度。总体来说,本文提出的处理器具有灵活度高、通用性强、运算速度高等优点。处理器已经在赛灵思公司的Kintex7系列FPGA上实现。处理器采用12位定点数格式进行数据存储与运算,与算法模拟仿真的浮点数制相比,有效减少了存储资源的消耗。本文使用两种测试方式对处理器进行测试,第一种采用MNIST数据集对处理器的性能进行评估,其测试准确率与算法模拟仿真结果相比相差不到2%,并且处理器系统的总功耗仅为0.681w。第二种将摄像头与处理器相结合,构建应用演示系统,通过脉冲卷积神经网络处理器对目标图像进行实时分类,识别准确率达到设计要求。
陈治宇[7]（2019）在《通用可编程神经网络处理器设计与应用》文中研究说明70年前人工智能理论被提出,之后这项技术不断发展。到了21世纪,由于计算能力大大提升,人工智能技术突破原有的限制得到进一步发展。其中,卷积神经网络（Convolutional Neural Networks,CNN）作为一种具有深度结构且包含大量卷积计算的网络,由于其在计算机视觉上取得了惊人成就,成为最具有代表性的算法之一。在现有的条件下,卷积神经网络大多数是在CPU、GPU等通用设备上进行加速计算的,这需要大量的计算能力和存储空间,因此卷积神经网络算法很难移植到功耗低、存储量小的嵌入式设备上。另一方面,卷积神经网络技术存在着很多衍生算法（AlexNet、GoogleNet、VGGNet等）,这就导致其网络结构具有多样性的特点,仅对一种网络进行加速意义不大。为了应对以上问题,本文设计出一种基于传输触发体系结构（Transport Triggered Architecure）的通用可编程神经网络处理器,主要应用于目标的分类和检测。处理器采用分时复用的设计理念,理论上可以实现任意结构的神经网络算法。通过编写配置数据以及控制程序,处理器可以实现对神经网络的各项参数进行配置,从而可以适应一系列神经网络的衍生算法,大大提高了处理器的通用性。除此之外,处理器通过大量的运算单元进行并行计算,因此非常适于神经网络这种数据传输与计算密集型的应用。总的来说,本次设计具有通用性强、可编程、并行度高、可重构等优点,具有一定的创新性和实用性。系统采用硬件描述语言Verilog HDL进行设计,目前已经在赛灵思公司的Kintex UltraScale KU040系列FPGA上实现。系统采用8 bit定点数制进行存储和计算,相对于32 bit浮点数,极大地提高计算速度并减少了存储资源的消耗。在实际应用中,我们将两个不同深度的神经网络在处理器上实现,并且两组应用分别在两个不同的环境和不同的FPGA上进行实际测试验证。第一个应用中,我们将VGG-11网络模型在处理器上实现,并在ImageNet数据集上进行识别测试,相较于使用32位浮点数运算的上位机,其结果的正确率下降不到2%。在100 MHz主时钟频率下,处理器处理一幅224×224×3的图片仅需要300ms,其中在计算上的时间占据总时长的67%,系统总功耗1.91 W。第二个应用中,笔者创造性地将毫米波雷达同神经网络相结合,我们选用改造后的AlexNet模型作为本次处理器实现的目标网络,通过卷积神经网络处理器对雷达目标进行实时分类。最终处理器对4类目标分类的精度达到93%,并且可以进行实时分类。
马立伟[8]（2019）在《深度学习驱动的领域专用架构》文中研究指明深度学习是人工智能近年来的新进展,其对计算的新需求驱动新的计算架构.本文首先通过分析人工智能的阶段和任务指出深度学习的需求实质,然后从3个方面讨论深度学习领域专用架构,分别是计算结构的评价标准、数字计算的数制基础和深度学习计算架构的研究方向.本文首次提出使用K-L距离（Kullback-Leibler divergence）来评价深度学习结构的复杂度和准确度.本文认为以Posit数制为基础,不仅可以重新构造深度学习的计算架构,而且可以重新构造科学计算的计算架构,形成计算芯片设计的后发优势.最后全文总结认为深度学习驱动的领域专用架构将是计算架构创新的重要组成部分.
田佳月[9]（2013）在《基于FPGA的采样矩阵求逆算法的硬件实现》文中提出波束形成作为阵列信号处理的关键技术之一，从广义上讲就是对空间阵列信号的相移、加权、求和。本文通过对一些波束形成算法进行分析比较，选取了采样矩阵求逆（SMI）算法作为加权算法在FPGA上实现，并采用自适应对角线加载技术对SMI算法进行改进，通过仿真证明改进后的算法具有较好的自适应性，在较低的快拍数和较高的信噪比下都有很好的性能。在设计中要基于硬件实现算法，精度是影响算法成功与否的重要因素，而定点数对于复杂的运算过程中极易出现溢出舍尾等情况导致错误的结果。浮点数较定点数有更大的动态范围，在处理数据运算精度高和范围大的算法方面有很重要的应用价值，特别在具有位操作优势的FPGA上实现浮点运算有很重要的意义。论文运用数据预处理方法，通过在FPGA上直接进行算法的实数运算，降低了实现难度。随后设计系统实现的硬件设计方案，介绍了数据采集、串并转换等部分的硬件电路，分析数据高速串行传输的意义与优势，详细介绍了应用中串并/并串转换电路的设计要求和调试流程。其中基于浮点数的加法、乘法、乘加、除法运算是本论文硬件实现的基础，在本文中不仅给出了浮点数各模块的设计思路，对除法器等模块的实现进行了分析，给出了更好的实现方案，并设计了对于不同应用中不同制式浮点数运算的模块化方案。矩阵运算是众多算法的基础，尤其是矩阵求逆运算是硬件实现的一大难点。本文介绍基于硬件实现的矩阵运算，对于实正定矩阵的求逆是文中的重点，通过对求逆算法的讨论及硬件实现的特点，结合了状态机的工作模式，提出了对任意阶实正定矩阵求逆的方法，通过对仿真结果及精度的分析，证明其具有很广泛的应用性和非常方便的可移植性，在基于FPGA的数字信号处理中有重要的意义。最后给出了该加权算法的整体实现的仿真结果。此外，在本文的最后对系统整体设计进行了时序与逻辑的分析，给出了更高速实现的方案。
刘艳华[10]（2012）在《基于余数系统的椭圆曲线公钥密码算法的研究与实现》文中指出近年来，随着现代社会对信息安全的需求日益增强。椭圆曲线公钥体制（ECC）因其特殊良好的性质受到学者的关注。本文在实验室自主研发的基于传输触发体系架构（TTA）的密码协处理器上实现余数系统下的ECC算法，使其能够同时支持高速的RSA与ECC加解密。首先，本文利用余数系统的数值表征形式，研究实现ECC算法的可行性。分析ECC相关算法，针对基于TTA架构的ECC算法提出了倍点及点加的优化算法，减少中间寄存器的使用量，降低了空间复杂度。其次，对实验室自主研发的基于TTA架构的密码协处理器进行架构分析，深入剖析主要的功能单元及互联网络的连接方式，通过配置不同的功能单元的数目及不同的总线数目以实现最有效地支持RSA与ECC算法。编写相应的并行汇编代码，实现RNS系统下的ECC算法，并对其进行算法功能验证。然后，针对国家密码管理局颁发的SM2椭圆曲线公钥密码算法，基于余数系统中的ECC算法实现了密钥对生成、数字签名及公钥加解密协议。同时分析应用最为广泛的数字签名及验证协议的算法流程，将本课题所述的RSA/ECC密码协处理器应用到数字签名中，利用该处理器并行化的高密集运算的处理能力，加速数字签名过程中的瓶颈操作，在此基础上提出一个硬件支撑体系以实现高效的数字签名。最终的实验结果表明，在余数系统下的ECC算法是可行的，并且本文所述的密码协处理器能够同时兼容RSA与ECC算法，在不增加任何硬件开销的基础上，保证了较高的数据吞吐率，可以支持多种密钥长度。在100MHZ的主频下，该密码协处理器能进行每秒490次的密钥长度为192bit的ECC标量乘运算，可支持不同长度的密钥，例如比较主流的160bit、256bit、384bit。在SMIC0.18μm CMOS的工艺库下，该处理器的面积为101Kgates，整体性能较好。
二、数制之间相互转换的并行算法（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、数制之间相互转换的并行算法（论文提纲范文）
（1）柔性直流接入的电网高频振荡阻尼控制策略及实时仿真研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.1.1 柔性直流输电技术的发展现状 |
| 1.1.2 课题的提出 |
| 1.2 国内外研究现状 |
| 1.2.1 柔性直流输电系统稳定性分析方法 |
| 1.2.2 模块化多电平换流器阻抗建模 |
| 1.2.3 换流器并网系统振荡抑制策略 |
| 1.2.4 模块化多电平换流器实时仿真模型 |
| 1.3 课题研究内容及章节安排 |
| 第2章 模块化多电平换流器交直流侧阻抗通用计算方法 |
| 2.1 引言 |
| 2.2 模块化多电平换流器时域模型 |
| 2.2.1 一次系统时域模型 |
| 2.2.2 控制系统时域模型 |
| 2.3 模块化多电平换流器频域模型 |
| 2.3.1 模块化多电平换流器的频率耦合特性 |
| 2.3.2 一次系统频域模型 |
| 2.3.3 控制系统频域模型 |
| 2.3.4 模块化多电平换流器交直流侧阻抗计算 |
| 2.4 仿真验证与分析 |
| 2.4.1 仿真系统 |
| 2.4.2 电网阻抗耦合的影响 |
| 2.4.3 控制链路延时的影响 |
| 2.4.4 功率等级的影响 |
| 2.4.5 负序内环控制的影响 |
| 2.4.6 外环控制方式的影响 |
| 2.5 交直流侧硬件在环振荡实验 |
| 2.5.1 实验平台 |
| 2.5.2 直流侧低频振荡实验 |
| 2.5.3 交流侧高频振荡实验 |
| 2.6 本章小结 |
| 第3章 柔性直流接入交流电网高频振荡阻尼控制策略 |
| 3.1 引言 |
| 3.2 MMC交流侧高频段简化阻抗模型 |
| 3.3 柔性直流接入交流电网高频振荡机理分析 |
| 3.3.1 交流系统阻抗特性分析 |
| 3.3.2 MMC交流侧高频阻抗特性分析 |
| 3.4 MMC高频振荡阻尼控制策略设计 |
| 3.4.1 阻尼控制策略整体设计 |
| 3.4.2 振荡频率检测模块 |
| 3.4.3 信号滤波模块 |
| 3.5 硬件在环实验验证 |
| 3.5.1 实验平台配置 |
| 3.5.2 实验结果 |
| 3.6 本章小结 |
| 第4章 基于FPGA的模块化多电平换流器实时仿真模型 |
| 4.1 引言 |
| 4.2 模块化多电平换流器实时仿真模型 |
| 4.2.1 子模块等值模型 |
| 4.2.2 桥臂等值模型 |
| 4.3 实时仿真模型解算框架及其FPGA实现 |
| 4.3.1 FPGA简述 |
| 4.3.2 基于并行流水线技术的桥臂计算模块 |
| 4.3.3 集成排序网络的MMC实时仿真模型 |
| 4.3.4 集成Aurora通信接口的MMC实时仿真模型 |
| 4.4 仿真验证与性能分析 |
| 4.4.1 仿真系统 |
| 4.4.2 仿真精度验证 |
| 4.4.3 FPGA资源使用及时间性能 |
| 4.5 本章小结 |
| 第5章 基于FPGA的模块化多电平换流器并行化控制器设计 |
| 5.1 引言 |
| 5.2 控制环节并行化设计及FPGA实现 |
| 5.2.1 PI控制器 |
| 5.2.2 低通滤波器 |
| 5.2.3 陷波滤波器 |
| 5.2.4 Park变换及反变换 |
| 5.2.5 功率计算 |
| 5.2.6 最近电平调制、电容电压排序和触发信号生成 |
| 5.3 控制器整体时序设计及计算耗时 |
| 5.4 实验验证 |
| 5.4.1 实验系统 |
| 5.4.2 潮流反转实验 |
| 5.4.3 开关频率优化实验 |
| 5.4.4 环流抑制投退实验 |
| 5.5 本章小结 |
| 第6章 结论与展望 |
| 6.1 主要结论 |
| 6.2 研究展望 |
| 参考文献 |
| 附录A MMC稳态变量求解 |
| 附录B 桥臂电压和电容电压总和小信号频率分量计算 |
| 附录C DDSRF推导过程 |
| 附录D A_p和B_p具体形式 |
| 攻读博士学位期间发表的论文及其它成果 |
| 攻读博士学位期间参加的科研工作 |
| 致谢 |
| 作者简介 |
（2）基于近似计算的自适应滤波器设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的主要内容及结构安排 |
| 第二章 自适应滤波及乘法器理论基础 |
| 2.1 自适应滤波理论基础 |
| 2.1.1 自适应算法基础 |
| 2.1.2 有限字长效应 |
| 2.2 乘法器理论基础 |
| 2.2.1 硬件乘法器结构 |
| 2.2.2 并行压缩原理与压缩器 |
| 2.3 本章小结 |
| 第三章 近似单元设计与分析 |
| 3.1 近似4-2压缩器设计与分析 |
| 3.1.1 近似4-2压缩器设计 |
| 3.1.2 误差补偿电路设计 |
| 3.1.3 近似压缩器仿真数据对比与分析 |
| 3.2 近似乘法器设计 |
| 3.2.1 8 比特无符号数乘法器设计 |
| 3.2.2 16比特有符号数乘法器设计 |
| 3.3 误差分析模型 |
| 3.3.1 部分积特性分析 |
| 3.3.2 误差分析方法 |
| 3.3.3 误差分析建模与验证 |
| 3.3.4 误差补偿电路的精度分析 |
| 3.4 近似乘法器仿真结果与分析 |
| 3.4.1 8 比特无符号乘法器仿真 |
| 3.4.2 16比特有符号乘法器仿真 |
| 3.5 本章小结 |
| 第四章 基于近似计算的自适应滤波器设计与仿真 |
| 4.1 自适应滤波器算法验证与硬件参数设计 |
| 4.1.1 递推算法选择与MATLAB仿真验证 |
| 4.1.2 硬件参数与正向通路硬件结构选择 |
| 4.1.3 小数点定标与数据范围截取 |
| 4.2 自适应滤波器模块设计与近似化 |
| 4.2.1 基于乘累加的正向通路设计 |
| 4.2.2 基于全并行压缩的正向通路设计 |
| 4.2.3 近似化设计思路 |
| 4.3 近似自适应滤波器仿真与分析 |
| 4.3.1 自适应滤波器仿真流程 |
| 4.3.2 自适应滤波器参数说明 |
| 4.3.3 自适应滤波器降噪性能仿真与分析 |
| 4.3.4 自适应滤波器电气性能仿真与分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 对未来的展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）铯光泵磁力仪数字化信号检测系统的研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 研究目的和意义 |
| 1.4 论文研究内容和结构 |
| 1.5 本章小结 |
| 第2章 铯光泵磁力仪的检测原理 |
| 2.1 理论基础 |
| 2.1.1 赛曼效应 |
| 2.1.2 光泵浦作用 |
| 2.1.3 弛豫作用 |
| 2.1.4 磁共振作用 |
| 2.2 光探测磁共振信号的分析 |
| 2.2.1 信号线型 |
| 2.2.2 共振线宽 |
| 2.2.3 角相关性 |
| 2.2.4 灵敏度 |
| 2.3 铯光泵磁力仪的组成结构 |
| 2.3.1 磁传感探头 |
| 2.3.2 信号检测系统 |
| 2.4 数字化信号检测系统的总体结构设计 |
| 2.5 本章小结 |
| 第3章 数字信号发生器的设计与实现 |
| 3.1 DDS的基本原理 |
| 3.1.1 相位累加器 |
| 3.1.2 波形查找表 |
| 3.1.3 数模转换器和低通滤波电路 |
| 3.2 数控振荡器的设计与实现 |
| 3.2.1 数控振荡器的结构设计 |
| 3.2.2 数控振荡器的FPGA实现 |
| 3.3 驱动电路的设计 |
| 3.3.1 DAC芯片的选型与配置 |
| 3.3.2 I/V转换放大电路 |
| 3.3.3 低通滤波电路 |
| 3.4 本章小结 |
| 第4章 数字锁相放大器的设计与实现 |
| 4.1 锁相放大器的基本原理 |
| 4.1.1 正交型锁相放大器 |
| 4.1.2 锁相放大器的激励方式 |
| 4.1.3 多速率窄带低通滤波器 |
| 4.1.4 CORDIC算法 |
| 4.2 数字锁相放大器的结构设计 |
| 4.3 信号采集模块的设计 |
| 4.3.1 ADC芯片的选型与配置 |
| 4.3.2 信号调理电路 |
| 4.3.3 数制转换模块 |
| 4.4 数字相关器的设计与FPGA实现 |
| 4.5 窄带低通滤波器的设计与FPGA实现 |
| 4.5.1 CIC抽取滤波器 |
| 4.5.2 HB抽取滤波器和整形FIR滤波器 |
| 4.6 CORDIC模块的设计与FPGA实现 |
| 4.6.1 CORDIC算法参数选取 |
| 4.6.2 CORDIC模块的FPGA实现 |
| 4.7 串口模块的设计 |
| 4.7.1 串口发送模块 |
| 4.7.2 串口接收模块 |
| 4.8 本章小结 |
| 第5章 系统测试与结果分析 |
| 5.1 系统测试软件 |
| 5.2 数字信号发生器的测试 |
| 5.2.1 数控振荡器的输出测试 |
| 5.2.2 低通滤波电路的测试 |
| 5.2.3 驱动信号的测试 |
| 5.3 数字锁相放大器的测试 |
| 5.3.1 采集信号的测试 |
| 5.3.2 相位测量的测试 |
| 5.3.3 幅值测量的测试 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（4）基于FPGA的有源配电网实时仿真核心解算器并行设计（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.1.1 实时仿真技术 |
| 1.1.2 有源配电网实时仿真的挑战 |
| 1.1.3 FPGA技术及其优势 |
| 1.1.4 实时仿真核心解算器设计需求 |
| 1.2 研究现状 |
| 1.2.1 基于FPGA的电力系统实时仿真 |
| 1.2.2 线性方程组求解方法 |
| 1.2.3 实时仿真解算器求解方法 |
| 1.3 本文主要工作 |
| 第2章 基于FPGA的实时仿真核心解算器并行设计基础 |
| 2.1 核心解算器设计基础 |
| 2.1.1 实时仿真求解方法 |
| 2.1.2 核心解算器求解方法 |
| 2.2 核心解算器并行设计方法 |
| 2.2.1 系统级并行 |
| 2.2.2 单元级并行 |
| 2.2.3 底层并行 |
| 2.3 本章小结 |
| 第3章 基于FPGA的实时仿真核心解算器细粒度设计 |
| 3.1 整体设计框架 |
| 3.2 离线预处理过程 |
| 3.2.1 节点电导矩阵重排序 |
| 3.2.2 LDU分解 |
| 3.2.3 拓扑分析 |
| 3.2.4 矩阵元素存储 |
| 3.3 在线求解设计 |
| 3.3.1 在线求解流程 |
| 3.3.2 解算器硬件设计 |
| 3.4 本章小结 |
| 第4章 基于FPGA的实时仿真核心解算器并行设计 |
| 4.1 整体设计架构 |
| 4.2 离线预处理过程 |
| 4.2.1 子系统自动划分方法 |
| 4.2.2 子系统预处理过程 |
| 4.3 在线求解设计 |
| 4.3.1 解算器整体框架 |
| 4.3.2 解算子模块设计 |
| 4.3.3 数据交互模块设计 |
| 4.4 本章小结 |
| 第5章 算例测试与验证 |
| 5.1 实时仿真平台 |
| 5.2 核心解算器细粒度高效设计性能测试 |
| 5.2.1 仿真算例 |
| 5.2.2 求解规模与速度分析 |
| 5.2.3 求解精度分析 |
| 5.3 核心解算器并行设计性能测试 |
| 5.3.1 仿真算例 |
| 5.3.2 求解规模与速度分析 |
| 5.3.3 求解精度分析 |
| 5.4 本章小结 |
| 第6章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 附录A IEEE33节点测试算例参数 |
| 附录B 光伏发电单元结构与参数 |
| 附录C IEEE123节点测试算例参数 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（5）电磁频谱快捷变接收的监测节点设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 电磁频谱监测系统研究现状 |
| 1.2.2 频谱监测关键技术研究现状 |
| 1.3 主要研究内容 |
| 1.4 本文结构安排 |
| 第二章 频谱监测节点总体方案设计与关键技术 |
| 2.1 电磁频谱监测设备节点总体方案设计 |
| 2.1.1 射频前端接收方案设计 |
| 2.1.2 基带数据信号处理与系统控制方案设计 |
| 2.1.3 电磁频谱快捷变监测节点总体方案设计 |
| 2.2 关键技术理论分析 |
| 2.2.1 信号采样理论 |
| 2.2.2 正交下变频理论 |
| 2.2.3 信号频谱估计理论 |
| 2.2.4 跳频通信技术原理概述 |
| 2.2.5 信号能量检测原理 |
| 2.3 本章小结 |
| 第三章 频谱监测节点射频前端配置与控制模块设计 |
| 3.1 AD9361芯片结构与工作原理 |
| 3.2 AD9361控制方案设计与配置模式 |
| 3.2.1 AD9361控制方案设计 |
| 3.2.2 AD9361配置模式 |
| 3.3 AD9361寄存器配置模块设计 |
| 3.3.1 AD9361寄存器配置流程 |
| 3.3.2 SPI端口协议 |
| 3.3.3 SPI配置寄存器模块逻辑设计 |
| 3.4 AD9361数据接口设计 |
| 3.4.1 AD9361并行数据接口 |
| 3.4.2 AD9361数据接口模块逻辑设计 |
| 3.4.3 射频前端测试与调试 |
| 3.5 AXI总线与控制模块设计 |
| 3.5.1 AXI4总线协议 |
| 3.5.2 AXI4总线接口逻辑设计 |
| 3.6 本章小结 |
| 第四章 频谱监测节点数字信号处理模块设计与实现 |
| 4.1 频谱监测功能信号处理流程设计 |
| 4.2 频谱监测关键模块逻辑设计 |
| 4.2.1 数据预处理模块 |
| 4.2.2 窗函数模块 |
| 4.2.3 快速傅里叶变换FFT模块 |
| 4.2.4 数制转换模块与频谱估计模块 |
| 4.2.5 对数运算模块 |
| 4.2.6 频谱图转换模块 |
| 4.2.7 频谱数据上传与中断请求模块设计 |
| 4.3 跳频信号监测系统方案设计 |
| 4.4 跳频监测关键模块实现 |
| 4.5 本章小结 |
| 第五章 系统测试与验证 |
| 5.1 测试环境搭建 |
| 5.2 频谱监测功能模块系统测试 |
| 5.2.1 单频扫描频谱监测范围测试 |
| 5.2.2 频谱扫描带宽测试 |
| 5.2.3 频谱监测幅度范围测试 |
| 5.2.4 数字频谱扫描结果显示 |
| 5.3 跳频监测功能模块系统测试 |
| 5.4 系统功耗测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 研究总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）脉冲卷积神经网络实现技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究目的与研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要研究内容及结构 |
| 1.3.1 论文主要研究内容 |
| 1.3.2 论文结构 |
| 第二章 脉冲卷积神经网络算法 |
| 2.1 人工神经网络综述 |
| 2.1.1 卷积神经网络 |
| 2.1.2 脉冲神经网络 |
| 2.1.3 脉冲卷积神经网络结构 |
| 2.1.4 脉冲卷积神经网络特点 |
| 2.2 人工神经元模型 |
| 2.2.1 传统神经元模型 |
| 2.2.2 典型脉冲神经元模型 |
| 2.3 脉冲卷积神经网络转换算法 |
| 2.4 转换算法实验结果 |
| 2.5 本章小结 |
| 第三章 脉冲卷积神经网络处理器 |
| 3.1 脉冲卷积神经网络优化 |
| 3.1.1 参数量化设计 |
| 3.1.2 输入层优化 |
| 3.2 处理器设计原理 |
| 3.3 处理器内部设计方案 |
| 3.3.1 脉冲神经元 |
| 3.3.2 阵列式神经元连接 |
| 3.3.3 卷积层与池化层 |
| 3.4 处理器总体结构 |
| 3.5 本章小结 |
| 第四章 处理器硬件电路设计与验证 |
| 4.1 神经元处理阵列 |
| 4.1.1 单个神经元电路设计 |
| 4.1.2 单个神经元电路测试与验证 |
| 4.1.3 神经元处理阵列电路设计 |
| 4.1.4 神经元处理阵列电路测试与验证 |
| 4.2 特征分类电路 |
| 4.2.1 特征分类电路设计 |
| 4.2.2 特征分类电路测试与验证 |
| 4.3 处理器编程与配置 |
| 4.3.1 处理器配置流程 |
| 4.3.2 处理器可编程电路设计 |
| 4.3.3 处理器可编程电路测试与验证 |
| 4.4 数据存储与拼接电路 |
| 4.4.1 数据存储格式 |
| 4.4.2 数据拼接电路设计 |
| 4.4.3 数据拼接电路测试与验证 |
| 4.5 本章小结 |
| 第五章 处理器图像分类应用测试与分析 |
| 5.1 KC705硬件平台介绍 |
| 5.2 处理器图像分类应用测试 |
| 5.2.1 图像分类应用测试方案 |
| 5.2.2 MNIST数据集测试 |
| 5.2.3 演示系统的构建与测试 |
| 5.3 处理器性能分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）通用可编程神经网络处理器设计与应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容 |
| 1.4 文章结构安排 |
| 第二章 卷积神经网络算法分析 |
| 2.1 人工神经网络简介 |
| 2.1.1 神经元突触 |
| 2.1.2 感知器 |
| 2.1.3 感知器的训练 |
| 2.1.4 多层网络的训练方法 |
| 2.2 卷积神经网络介绍 |
| 2.2.1 卷积层 |
| 2.2.2 激活层 |
| 2.2.3 下采样层 |
| 2.2.4 全连接层 |
| 2.3 卷积神经网络并行计算方法分析 |
| 2.3.1 时间复杂度 |
| 2.3.2 空间复杂度 |
| 2.3.3 并行计算 |
| 2.4 本章小结 |
| 第三章 可编程卷积神经网络处理器的设计 |
| 3.1 处理器总体结构设计 |
| 3.1.1 处理器总体框架的设计 |
| 3.1.2 指令及全局控制器设计 |
| 3.1.3 输入图像分发控制器设计 |
| 3.1.4 权值缓存模块设计 |
| 3.1.5 回收控制器设计 |
| 3.1.6 DDR4 存储控制器设计 |
| 3.2 运算单元阵列设计 |
| 3.2.1 运算单元的电路结构设计 |
| 3.2.2 分段查找表设计 |
| 3.2.3 下采样电路的设计 |
| 3.2.4 防计算溢出电路设计 |
| 3.3 外部存储器空间地址分配 |
| 3.3.1 存储空间地址动态分配 |
| 3.3.2 特征图存储方式 |
| 3.3.3 权重的存储方式 |
| 3.4 本章小结 |
| 第四章 通用可编程CNN目标分类平台搭建 |
| 4.1 通用可编程CNN目标分类平台整体框架 |
| 4.1.1 平台整体框架介绍 |
| 4.1.2 SD卡初始化系统 |
| 4.2 平台的软件接口与通用性分析 |
| 4.2.1 可配置参数及指令集 |
| 4.2.2 指令编译器的设计 |
| 4.3 CNN目标分类平台操作演示流程介绍 |
| 4.4 本章小结 |
| 第五章 通用可编程神经网络处理器的设计与应用 |
| 5.1 基于VGG-11 网络的物体分类加速实验 |
| 5.1.1 软硬件介绍 |
| 5.1.2 分类结果展示 |
| 5.1.3 硬件Chipscope抓取验证 |
| 5.2 基于AlexNet网络的毫米波雷达目标检测实验 |
| 5.2.1 系统软硬件介绍 |
| 5.2.2 测试结果展示 |
| 5.3 实验结果分析与对比 |
| 5.3.1 实验结果分析 |
| 5.3.2 实验结果对比 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）深度学习驱动的领域专用架构（论文提纲范文）
| 1 引言 |
| 2 从熵的角度讨论深度学习专用计算架构 |
| 3 重新思考计算的数制基础 |
| 4 展望深度学习专用计算架构 |
| 5 总结 |
（9）基于FPGA的采样矩阵求逆算法的硬件实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题研究的背景及意义 |
| 1.2 国内外的研究的发展与现状 |
| 1.3 现场可编程门阵列及其浮点数应用 |
| 1.4 论文的研究内容及结构安排 |
| 第2章 波束形成算法 |
| 2.1 引言 |
| 2.2 波束形成算法的准则 |
| 2.2.1 最大信号噪声比准则（MSNR） |
| 2.2.2 最小均方误差准则（MMSE） |
| 2.2.3 线性约束最小方差准则（LCMV） |
| 2.3 自适应波束形成算法 |
| 2.3.1 最小均方（LMS）算法 |
| 2.3.2 递推最小二乘（RLS）算法 |
| 2.3.3 采样矩阵求逆（SMI）算法 |
| 2.3.4 对角加载采样矩阵求逆算法 |
| 2.4 输入数据的预处理 |
| 2.5 本章小结 |
| 第3章 系统硬件电路设计 |
| 3.1 系统概述 |
| 3.2 主处理芯片的选择 |
| 3.3 数据采集电路的设计 |
| 3.4 串并转换电路 |
| 3.4.1 TLK1501 的设计要求 |
| 3.4.2 TLK1501 的调试流程 |
| 3.4.3 TLK1501 的调试仿真 |
| 3.5 SMI 算法的实现方案以及模块划分 |
| 3.6 本章小结 |
| 第4章 基于 FPGA 的浮点数运算的实现 |
| 4.1 浮点数制及其格式 |
| 4.1.1 浮点数的格式 |
| 4.2 数制间转换模块的设计 |
| 4.2.1 定点-浮点转换模块的设计 |
| 4.2.2 浮点-定点转换模块的设计 |
| 4.3 浮点运算模块的设计 |
| 4.3.1 浮点加法器模块的设计 |
| 4.3.2 浮点乘法器模块的设计 |
| 4.3.3 浮点乘加器模块的设计 |
| 4.3.4 浮点除法器模块的设计 |
| 4.3.5 浮点运算模块的模块化设计 |
| 4.4 本章小结 |
| 第5章 SMI 算法的硬件实现 |
| 5.1 FPGA 的一些基本原则 |
| 5.1.1 FPGA 的面积与速度 |
| 5.1.2 流水线设计 |
| 5.1.3 模块的复用与逻辑复用 |
| 5.2 基于 FPGA 的实对称正定矩阵求逆的实现 |
| 5.2.1 矩阵求逆模块 |
| 5.2.2 矩阵求逆模块仿真结果及精度分析 |
| 5.3 导向矢量模块 |
| 5.4 FPGA 实现 SMI 算法 |
| 5.5 实现时间及面积分析 |
| 5.6 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间所发表的论文和取得的科研成果 |
| 致谢 |
（10）基于余数系统的椭圆曲线公钥密码算法的研究与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 论文组织结构 |
| 第二章 椭圆曲线公钥密码系统 |
| 2.1 椭圆曲线密码体制 |
| 2.1.1 椭圆曲线的基本概念 |
| 2.1.2 椭圆曲线的运算规则 |
| 2.2 椭圆曲线点的表示 |
| 2.3 SM2 椭圆曲线公钥密码算法 |
| 2.3.1 数字签名及验证算法 |
| 2.3.2 公钥加解密算法 |
| 2.4 本章小结 |
| 第三章 基于余数系统的 ECC 算法研究 |
| 3.1 余数系统 |
| 3.2 有限域层的模运算 |
| 3.2.1 模乘运算 |
| 3.2.2 模逆运算 |
| 3.3 曲线层的运算 |
| 3.3.1 倍点算法 |
| 3.3.2 点加算法 |
| 3.4 群运算层的运算 |
| 3.5 RNS 与二进制之间的转换 |
| 3.5.1 RNS 转换为二进制形式 |
| 3.5.2 二进制转换为 RNS 形式 |
| 3.6 本章小结 |
| 第四章 基于 TTA 架构的密码协处理器的 ECC 算法实现 |
| 4.1 传输触发体系架构 |
| 4.2 密码协处理器总体架构 |
| 4.3 功能单元的可配置性 |
| 4.4 ECC 执行算法 |
| 4.5 数字签名的有效实施方案 |
| 4.6 功能验证模型 |
| 4.7 本章小结 |
| 第五章 系统验证及性能分析 |
| 5.1 不同配置下 ECC 算法的执行速率 |
| 5.2 不同运算单元的速度性能 |
| 5.3 系统功能验证 |
| 5.4 数字签名方案性能分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
四、数制之间相互转换的并行算法（论文参考文献）
- [1]柔性直流接入的电网高频振荡阻尼控制策略及实时仿真研究[D]. 王宇. 华北电力大学(北京), 2021
- [2]基于近似计算的自适应滤波器设计[D]. 裴浩然. 电子科技大学, 2021(01)
- [3]铯光泵磁力仪数字化信号检测系统的研究[D]. 张彤. 天津大学, 2020(02)
- [4]基于FPGA的有源配电网实时仿真核心解算器并行设计[D]. 王鑫. 天津大学, 2020(02)
- [5]电磁频谱快捷变接收的监测节点设计与实现[D]. 吴晗. 西安电子科技大学, 2020(05)
- [6]脉冲卷积神经网络实现技术研究[D]. 朱邢秋诺. 西安电子科技大学, 2020(05)
- [7]通用可编程神经网络处理器设计与应用[D]. 陈治宇. 西安电子科技大学, 2019(02)
- [8]深度学习驱动的领域专用架构[J]. 马立伟. 中国科学:信息科学, 2019(03)
- [9]基于FPGA的采样矩阵求逆算法的硬件实现[D]. 田佳月. 哈尔滨工程大学, 2013(04)
- [10]基于余数系统的椭圆曲线公钥密码算法的研究与实现[D]. 刘艳华. 天津大学, 2012(07)