一、Self-Aligned Titanium Silicide NMOS and 12-Bit Multiplier（论文文献综述）
邵磊[1]（2007）在《专用集成电路设计方法研究与应用 ——高速浮点乘法器设计》文中研究指明本文主要研究基于F206DSP的40/32位浮点/整数乘法器设计。内容包括乘法的补码算法,乘法器的阵列选择,进位选择加法电路的实现以及该乘法器的CMOS逻辑电路设计,并在实现其硬件逻辑的基础上完成总体仿真。文章首先讨论了DSP的数据格式以及浮点数的基本操作,重点说明了浮点乘法器的流程。针对补码形式的数据格式,在比较了几种补码算法的基础上,选择了改进的Booth算法进行深入讨论并将其应用于到乘法器的设计中去。然后详细分析了乘法器的阵列选择,讨论了阵列乘法器的两种典型阵列:重复阵列（IA）和Wallace树型结构,笔者就本文研究的32位浮点乘法采用了一种改进的采用两级流水线的4-2压缩器和全加器混合使用的对称Wallace树型结构完成13个部分积的相加,并重点给予阐述。接着讨论了乘法器的功能模块设计,其中包括:乘法器矩阵中的Booth编码器,部分积产生电路,进位选择电路的逻辑设计原理。在比较了几种常用的进位传递加法器原理与结构的基础上,使用静态Manchester与跳跃进位相结合的方式并完成高速进位链的设计。本文还对乘法器所用的基本CMOS单元电路的工作方式,速度等方面作了比较深入的分析讨论。最后在乘法器硬件逻辑实现的基础上,笔者采用自上而下和自下而上结合的设计方法对乘法器进行编程描述,而后完成乘法器全部功能的逻辑仿真,并在Synopsys系列EDA软件上进行验证。
余山,章定康,黄敞[2]（1994）在《亚微米自对准硅化钛CMOS工艺》文中研究指明本文对两步快速热退火形成ＴｉＳｉ２的工艺及其工艺的兼容性、ＴｉＳｉ２的物理化学物性进行了研究，结合ＬＤＤ结构，形成了两步快速热退火亚微米自对准硅化钛ＣＭＯＳ工艺，并应用于集成电路的制造，改善了电路性能。
章定康,余山,孙有民,黄敞[3]（1993）在《用于亚微米CMOS的自对准硅化钛工艺》文中提出本文研究了用溅射钛和快速退火法与硅反应形成硅化钛的工艺,二氧化硅侧墙轻掺杂漏结构的CMOS工艺加上该工艺后,器件的阈值电压、源漏击穿电压没有明显变化,但使CMOS的栅电阻降低一个数量级,源漏串联电阻为原来的1/4。肌此工艺已研制成功3μm NMOS 12位乘法器,比没有硅化物的器件速度提高一倍。
张开华,李肇基,谢孟贤,张庆中[4]（1992）在《微电子技术的发展现状与展望》文中认为本文分析了微电子技术的发展状况,尤其对集成电路的加工和设计作了较为深入的考察。对本世纪末微电子技术各个领域的发展前景进行了展望。同时,对如何发展我国的微电子技术提出了一些意见和建议。
蔡永才[5]（1991）在《国外几种半导体新器件的发展概况》文中提出本文对一些半导体新器件,如HEMT、HBT、超晶格器件、约瑟夫逊器件、三维器件等,的工作原理,器件结构,工艺技术,器件水平和应用前景进行了评述。
徐晓莉,童勤义[6]（1989）在《GaAs与Si超高速数字集成电路的性能比较》文中研究表明本文介绍了GaAs与Si超高速数字集成电路（数字VHSIC）目前的进展情况。从材料特性、器件结构及高速集成电路的应用等方面对GaAs与Si数字VHSIC的性能进行了初步比较。探讨了GaAs与Si数字VHSIC的发展潜力及存在的主要问题。
二、Self-Aligned Titanium Silicide NMOS and 12-Bit Multiplier（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Self-Aligned Titanium Silicide NMOS and 12-Bit Multiplier（论文提纲范文）
（1）专用集成电路设计方法研究与应用 ——高速浮点乘法器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 DSP 芯片的发展 |
| 1.2 乘法器的国内外研究动态 |
| 1.3 研究背景和课题出处 |
| 第二章 乘法算法 |
| 2.1 浮点DSP 数据格式 |
| 2.1.1 IEEE 标准的浮点格式 |
| 2.1.2 数据格式的算术操作 |
| 2.2 DSP 算法研究 |
| 2.2.1 常用几种算法的比较 |
| 2.2.2 BoothⅡ算法研究 |
| 第三章 乘法器设计 |
| 3.1 乘法器总体设计思路 |
| 3.1.1 操作数类型的判定和尾数隐含位的处理 |
| 3.1.2 乘法阵列结构比较和选择 |
| 3.1.3 4-2 压缩器和全加器混合的Wallace 树结构 |
| 3.1.4 乘法器高速进位电路的结构选择 |
| 3.1.5 尾数结果的形成和指数结果的调整 |
| 3.1.6 结果的判定 |
| 3.2 乘法器主要功能模块设计 |
| 3.2.1 CMOS 电路工作方式选择 |
| 3.2.2 改进的BoothⅡ（MBE）编码电路设计 |
| 3.2.3 部分积产生电路设计 |
| 3.2.4 加法器电路设计 |
| 3.2.5 跳跃进位链设计 |
| 3.3 CMOS 基本单元电路的设计 |
| 3.3.1 传输门逻辑特点 |
| 3.3.2 传输门逻辑电路设计 |
| 第四章 乘法器总体设计与仿真 |
| 4.1 VERILOG HDL 的设计介绍 |
| 4.1.1 设计方法 |
| 4.1.2 设计流程和相关软件 |
| 4.2 乘法器定义 |
| 4.2.1 算法和结构选择 |
| 4.2.2 总体设计 |
| 4.2.3 乘法器总体逻辑功能仿真与验证 |
| 第五章 结束语 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文情况 |
四、Self-Aligned Titanium Silicide NMOS and 12-Bit Multiplier（论文参考文献）
- [1]专用集成电路设计方法研究与应用 ——高速浮点乘法器设计[D]. 邵磊. 江南大学, 2007(03)
- [2]亚微米自对准硅化钛CMOS工艺[J]. 余山,章定康,黄敞. 电子学报, 1994(11)
- [3]用于亚微米CMOS的自对准硅化钛工艺[J]. 章定康,余山,孙有民,黄敞. 微电子学与计算机, 1993(07)
- [4]微电子技术的发展现状与展望[J]. 张开华,李肇基,谢孟贤,张庆中. 微电子学, 1992(01)
- [5]国外几种半导体新器件的发展概况[J]. 蔡永才. 微电子学, 1991(04)
- [6]GaAs与Si超高速数字集成电路的性能比较[J]. 徐晓莉,童勤义. 固体电子学研究与进展, 1989(01)