一、一种改进的鉴相器(论文文献综述)
李非[1](2020)在《通信数字接收机中载波和定时同步方法的研究与实现》文中进行了进一步梳理随着数字通信技术的发展,通信系统的应用场景越来越复杂。在诸多应用中,由于多普勒频偏的影响,数字通信系统接收到的中频信号中往往存在频偏的干扰,使得接收端出现解调错误的问题。此外,由于数字通信系统的发送端和接收端采样时钟晶振之间存在时钟偏差,使得接收端出现采样率偏差的问题。这就对数字通信系统的接收端提出了较高的要求,而解决这个问题的核心技术就是同步技术。本文针对上述问题,研究了数字通信系统中的同步技术,主要对其中的载波同步和定时同步技术做了改进,获得了新的方法。本文的主要工作包括如下几个方面:(1)对传统的载波同步技术进行了深入的学习,包括平方环、Costas环等,并对其优缺点进行了分析。在此基础上,提出了一种改进的数字Costas环,包括对鉴相器和环路滤波器的改进,提升了Costas环的跟踪性能和载波捕获的速度。MATLAB和FPGA仿真的结果验证了改进数字Costas环的有效性和可靠性。(2)对传统的Gardner定时同步系统进行了深入的学习,重点对Gardner环中的Farrow滤波器结构进行了详细的分析。在此基础上,基于Farrow滤波器结构提出了一种基于高阶插值滤波器的定时同步方法,通过MATLAB对其进行了仿真性能分析,并使用FPGA实现了基于Farrow结构的高阶内插器定时同步系统。MATLAB和FPGA仿真的结果表明基于Farrow结构的高阶内插器定时同步系统可以实现更高精度的定时同步功能。(3)使用Xilinx的xc6slx45t型号的FPGA芯片对上述方法进行了硬件实现,通过Xilinx的Chipscope分别测试了BPSK、QPSK和8PSK三种调制方式以及8MHz、4MHz和2MHz三种符号率。实验结果表明,本文所提方法具有良好的载波同步和定时同步性能。本文在数字通信的载波同步和定时同步方法上的研究取得了一定的成果,达到了研究的预期。
李维[2](2020)在《数字通信盲解调系统中同步技术研究与实现》文中研究指明定时同步和载波同步是数字通信盲解调系统的关键技术,同步性能的好坏,直接影响到整个数字通信解调系统的性能。在噪声和复杂环境下,解决非协作数字通信盲解调系统中的同步问题,有效提高同步的性能和稳定性,对提高整个解调系统的性能具有非常重要的意义。本文以多进制数字相位调制(MPSK,Multiple Phase Shift Keying)、多进制正交幅度调制(MQAM,Multiple Quadrature Amplitude Modulation)等多种调制信号为研究对象。首先,针对常用载波提取算法存在环路捕获时间较长、环路稳定性较差等问题,在传统Costas环法载波提取算法的基础上,提出了一种改进的Costas环载波提取算法。该算法采用面向判决的鉴相器取代了传统的乘法鉴相器,并在环路滤波器模块后增加一个环路锁定检测模块,当检测到环路收敛时,重置环路滤波器参数。仿真结果表明,环路作用于二阶环路滤波器和三阶环路滤波器时,与利用多系数调整取代一组系数的适用于高阶QAM信号的改进Costas环载波提取算法相比,本文改进算法能够缩短环路捕获时间,且环路收敛后,频率跟踪输出抖动范围较小,环路稳定性更高,能够适用于MPSK、MQAM等多种调制方式。其次,针对经典的位定时算法及多种改进算法存在自噪声性能较差、误码率较高、同步建立时间较长等问题,通过对插值滤波器模块、定时误差检测模块的环路结构进行改进,提出一种改进环路结构的Gardner定时恢复算法,并对该改进算法进行了仿真验证。仿真结果表明,环路作用于QPSK、8PSK信号时,同步稳定性更好,能够在更短的时间内达到符号同步。在信噪比为-5dB的情况下,QPSK信号星座图收敛半径为0.26左右,与类似锁频锁相(FPLL,Frequency and Phase Lock Loop)的改进Gardner定时恢复算法相比,本文改进算法收敛半径减小0.08左右,有效的缩短了同步建立的时间,并且定时误差抖动明显减小,在低信噪比下误码率更低。最后,基于上述研究成果,本文借助MATLAB仿真,验证了同步模块算法的正确性和可行性。在本文改进算法的基础上,针对载波同步、符号同步两个模块,研究并设计了一种适用于多种调制方式的多路并行环路结构,并基于VS2013软件平台,用C/C++语言实现了多通道并行实时同步解调系统。通过对数字通信盲解调系统进行算法改进、仿真分析、软件实现,结果表明,并行数据处理时间明显小于串行数据处理时间,并且测试结果与理论仿真结果一致,说明该系统能够实现对多种调制信号的解调。
刘小汇[3](2013)在《卫星导航系统星载扩频接收机关键技术研究》文中认为星载导航接收机是全球卫星导航系统卫星有效载荷的重要组成部分,可用于上行注入信号接收和星间链路信号接收。由于受限于器件和空间环境、可靠性的约束,其研制难度远大于地面应用的接收机,其中硬件资源与高性能、高可靠性、实时性的矛盾尤为突出。本论文将围绕星载接收机资源强约束下的前端优化设计、有限字长效应、高精度载波跟踪、空间存储器抗辐照展开研究,主要创新点和成果包括:(1)针对扩频信号的模数转换时的无失真采样和最优量化问题,建立了滤波、采样和量化综合作用下的解扩输出模型,在分析采样时钟频率偏移和抖动以及量化对解扩输出性能影响的基础上,推导得到滤波、采样和量化作用下解扩输出信噪比定量的解析关系,揭示了三种因素对解扩输出性能的影响。通过理论分析和仿真实验表明了解析公式的正确性。研究成果为接收机前端的优化设计奠定了理论基础。(2)针对输入信号字长效应对数字信号处理性能影响的问题,建立了接收机中非线性信号处理的通用模型,分析输入有限字长伪码捕获、载波跟踪、伪码跟踪等模块输出性能的影响,在此基础上提出了基于改进蚁群算法的最优字长设计方法。得到在满足性能要求前提下,系统代价最小的各组成模块字长设计方案。研究结果为接收机中的字长优化设计提供理论依据。(3)针对星载接收机锁相环路高精度跟踪与资源强约束的问题,分别提出了基于相位预压缩的点积鉴相器设计与基于坐标旋转数字计算原理的反正切鉴相器设计方法。改进的鉴相器将收敛区间扩大1倍,有效提高了线性鉴相范围和环路跟踪精度,改进的实现方法较传统方法,在相同的误差精度下(≤2-8),收敛时间约提高3倍,在相同的迭代次数下(8次),精度约提高30倍。(4)针对空间单粒子效应导致的存储器瞬时错误问题,推导出多因素影响下的存储器系统平均无故障时间和可靠性公式。提出了一种基于编码复杂度、存储容量、刷新间隔等因素加权的多目标优化算法。通过对编码方式、刷新间隔、纠错能力和存储器容量等因素对系统平均无故障时间的影响分析,得到满足系统可靠性要求的最优代价函数的设计策略。理论分析与仿真结果表明,降低刷新时间间隔和增加编码的纠错能力均能有效提高存储器的可靠性;纠错能力不变时,采用的编码方式对可靠性有影响;要得到满足可靠性要求的最优实现方案必须综合考虑以上因素对实现代价的影响。研究成果为存储器抗辐照的最优工程设计提供了理论指导。(5)针对空间辐照环境下存储器以字节为单位存取时的多位翻转问题,设计了一种基于(13,8)循环码构成的(26,16)交织码,能纠正小于二位随机错误和四位突发错误,相比传统纠一位随机错误的(13,8)循环码,在资源占用和编译码延时基本相同的情况下,具有更强的纠错能力。针对存储器以块为单位存取时的多位翻转问题,改进了一种1n行2n列的)1,,(21nn A乘积码,采用对角线间隔为1的方式传输,相比使用相同循环码进行1n次交织形成的交织码,具有减少1个译码器资源和增加纠正11n?个突发错误的优点,适用于硬件资源和实时性约束强的应用场合。最后基于空间无线电通信系统的架构,设计并实现了XX卫星导航系统星载上行扩频接收机,整机测试和在轨运行结果表明,接收机在功耗、可靠性、测距性能上均达到并超越设计指标要求。同时论文的研究成果也已成功应用于XX卫星导航系统精密测距码模块、基本型用户机等设备的研制。
李非,肖琨[4](2020)在《一种改进数字COSTAS环在载波同步中的研究》文中进行了进一步梳理COSTAS环在数字通信系统中有着十分重要的地位,是通信系统中载波同步的核心技术之一。文中首先对经典的COSTAS环进行了介绍,针对经典COSTAS环所存在的问题,对经典COSTAS环的鉴相器和环路滤波器做了改进,并利用FPGA平台实现设计。FPGA硬件仿真和MATLAB软件仿真的结果表明,改进后的数字COSTAS环对于经典结构具有较快的频偏捕获性能以及更高的频偏跟踪精度,从而提高了COSTAS环的载波同步性能。
姜毅[5](2010)在《GNSS接收机高性能跟踪与捕获环路算法研究》文中提出目前,国内很多高校和研究院所都致力于自主知识产权高性能GNSS接收机的研究工作,并取得了丰硕的研究成果,为我国实现GNSS接收机芯片市场的国产化做出了积极的努力。数字基带信号处理是GNSS接收机设计的核心,对接收机的性能具有至关重要的作用。本文主要对如何在数字基带信号处理部分提高GNSS接收机性能,减少接收机占用资源,提高接收机性价比方面开展研究,对GNSS接收机高性能跟踪和捕获环路算法进行深入的探讨,主要包括以下几个方面:首先,针对多径信号环境下GNSS接收机的码延迟锁定环路的定位精度会受到严重影响的问题,分别在多径信号非衰落和衰落的条件下,研究各种码延迟锁定环路算法的抗多径性能,对环路的跟踪误差特性进行定量的分析与比较。并在此基础上,给出不同多径信号条件下的最优码延迟锁定环路算法。其次,针对GPS接收机中载波跟踪环路鉴别器算法复杂度高的问题,提出一种基于四象限反正切函数的环路鉴别器算法。利用校正函数使鉴相器对导航电文数据翻转不敏感,使鉴频器克服频率调整模糊度;且鉴相器和鉴频器仅需一个共用的四象限反正切运算单元。通过理论分析和仿真实验,证实该鉴别器算法具有运算量小,复杂度低的特点,能够减少环路鉴别器所用的接收机资源。然后,针对GPS接收机载波跟踪环路滤波器算法实现复杂的问题,提出一种基于矩形波数字积分器的锁频环辅助锁相环的环路滤波器算法。并在上述研究的基础上,给出一种低复杂度的GPS载波跟踪环路设计方案。通过理论分析与仿真实验证实,该载波跟踪环路可以减小实现复杂度,提高运算速度,并对GPS载波信号具有良好的动态跟踪性能。最后,针对GPS接收机频域捕获算法运算量大的问题,提出一种改进的平均圆周相关捕获算法,并给出具体实现方法。该算法利用对中频信号的二次采样和复数信号频谱的不对称特性,达到减小频域捕获算法运算量的目的。实验结果表明,该捕获算法在不降低捕获精度的前提下,使GPS接收机具有快速的捕获能力,且更易于实现。综上所述,本文提出的提高GNSS接收机跟踪和捕获环路性能的算法,在理论研究的基础上,利用模拟的和实际的GPS信号进行了实验,并取得了预期的效果,对于设计高性能和高性价比的接收机具有重要的理论价值和实际参考意义。
卢伟[6](2018)在《WCDMA卫星系统同频干扰抵消中的相位补偿算法设计与FPGA实现》文中研究指明宽带码分多址(Wideband Code Division Multiple Access,WCDMA)卫星信号因其速率高、抗干扰能力强和覆盖范围广且不受地理条件限制的优势,成为军方关注的重点。在军事电子作战中,不论是将目标弱信号与同频强信号进行保密传输,还是在我军受到敌军同频干扰时仍能实现“扰中通”,在接收端都需要从同频强干扰信号中提取出目标弱信号。工程中常采用干扰抵消技术来完成同频强干扰情况下目标弱信号提取工作。干扰抵消技术的关键是对同频强信号参数的精确估计,本论文利用数字相位锁定环路(Phase Locked Loop,PLL)对同频强信号的载波相位进行精确估计与补偿,实现将强信号完全混频到基带,为后续完成基带强信号重构抵消,提取目标弱信号的工作奠定基础。首先,本文对比分析了几种使用传统科斯塔相位锁定环路实现相位补偿的方案。针对其不能消除幅值影响导致鉴相精度不高的缺点设计了一种改进的八载波二象限反正切相位锁定环路,能够完成WCDMA卫星信号载波相位高精度估计和补偿。然后,对WCDMA卫星系统同频干扰抵消中的相位补偿算法进行了研究。同频干扰抵消中的相位补偿算法包含两个功能模块:一是通过改进的数字鉴相器、数字环路滤波器和数控振荡器组成的相位锁定环路,实现了载波相位高精度跟踪补偿,将目标中频信号完全混频到基带;二是以时间换取资源的思想对传统降采样滤波模块进行改进,降低了信号采样率,减轻后续基带数字信号处理(Digital Signal Processing,DSP)压力。利用MATLAB软件完成了WCDMA卫星系统同频干扰抵消中相位补偿算法的仿真测试,仿真测试结果验证了算法的有效性。最后,以Altera的EP4SGX230KF40C2芯片为硬件平台,完成了同频干扰抵消中相位补偿算法的现场可编程门阵列(Field Programmable Gate Array,FPGA)硬件实现,同时对以太网口和外部存储器接口(External Memory Interface,EMIF)电路完成了FPGA实现。搭建硬件测试平台,根据测试方案对相位补偿算法以及外围接口电路进行了FPGA板级测试,硬件测试结果表明相位补偿算法和外围接口电路的FPGA实现满足设计需求,设计具有良好的可扩展性和灵活性,可应用到实际工程中。
黄胜[7](2019)在《高性能CMOS频率综合器关键技术研究》文中进行了进一步梳理锁相环频率综合器被广泛应用于射频无线收发机前端中,为上变频或下变频提供本振信号。CMOS工艺尺寸的不断缩小和晶体管本征频率不断提高为高频率的频率综合器设计提供了可靠的工艺基础。在高频频率综合器的系统与关键电路性能指标中,本振的相位噪声限制了系统可以实现的最终信噪比以及系统的最小误码率。随着无线收发机应用的高速发展,宽频带、低相位噪声和高能效成为锁相环频率综合器的研究热点方向。本文围绕高性能CMOS全集成频率综合器的系统与关键模块电路设计方法展开。具体的研究工作体现在以下几个方面:论文首先介绍了锁相环频率综合器的系统架构及其相关的性能指标,建立了锁相环频率综合器的S域线性时不变系统模型,并分析了简单锁相环的环路特性。基于三阶及四阶锁相环环路滤波器的特性分析,研究了锁相环频率综合器的环路稳定性及动态特性,获得了锁相环各个模块的相位噪声传递函数,指导锁相环系统参数以及模块电路的设计。传统的交叉耦合压控振荡器(VCO)因其简单的结构和低的相位噪声而受到广泛的关注,C类VCO是传统交叉耦合VCO的一种改进结构。相比于传统的交叉耦合VCO,C类VCO的相位噪声更低。但是高频的C类VCO存在可靠性差、振幅不稳定性和调谐线性差的问题,为了满足锁相环频率综合对VCO的相位噪声和环路稳定性的要求,本文设计了一款低噪声、宽频带的C类VCO。该VCO包含两个控制环路,偏置稳定反馈环路使交叉耦合管偏置在C类工作模式,振幅调整反馈环路用于检测并控制VCO的振幅。在起振时,提出的双反馈环路VCO产生时变的偏置电流;在VCO稳定后,根据特定需要调整VCO输出摆幅,从而实现VCO功率和相位噪声的优化。该VCO采用TSMC CMOS 65nm 1P9M工艺设计流片,供电电压为1.2V,功耗为8.2mW。VCO频率调谐范围10.311.96GHz,调谐增益约为110MHz/V,输出载波频率偏移1MHz处的相位噪声小于-106dBc/Hz。当双反馈环路开启后,VCO的振幅调整反馈环路检测摆幅并判断VCO需要调整振幅,测试的VCO输出频率为11.96GHz,在距离载波频率偏移100KHz处的相位噪声从-76dBc/Hz降低到-85dBc/Hz,而在距离载波频率偏移1MHz处的相位噪声从-102dBc/Hz降低到-106dBc/Hz。本文基于TSMC CMOS 65nm 1P9M工艺设计并实现了双环VCO分数分频锁相环频率综合器的具体电路。由于频率综合器的相位噪声与建立时间均受温度、工艺条件、电压波动等非理想因素的影响,因此,适当的余量设计与可配置调控变得不可避免。文中设计了可编程环路滤波器、可编程输出电流电荷泵、可编程死区时间鉴频鉴相器、高速宽分频比的分频器和可控时间自动频率校正电路。锁相环的模块可编程设计方法不仅使模块克服工艺和外部环境的变化,还可以灵活调整锁相环的环路带宽和建立时间。可配置的环路参数可以有效地减弱锁相环外部的非理想因素的影响。带隙参考电流源为可编程电荷泵提供一个稳定的、无温漂和低噪声的基准电流源。高速可编程分频器包含一个高速预分频器和一个可编程的多模分频器,多模分频器采用简并TSPC触发器与组合逻辑的方式来减少传输延迟和提高工作频率。数字ΔΣ调制器输出调制信号控制多模分频器实现小数分频。频率综合器的输出使用缓冲电路匹配50欧姆的测试探头。在1.2V的供电电压下,该锁相环频率综合器的功耗为18.2mW,该芯片核心面积为1.5mm2(包含片内集成的环路滤波器)。测试结果表明:输出频率范围为10.311.96GHz,距离载波频率偏移1MHz处的相位噪声小于-106dBc/Hz。环路带宽为180kHz,积分抖动小于1ps,FoM值为-228dB,参考杂散和分数杂散不超过-69.3dBc。VCO的振幅控制电路检测输出摆幅并判断VCO需要提高摆幅时,频率综合器在载波频率为11.96GHz,在距离载波频偏100KHz处,频率综合器的相位噪声从-73dBc/Hz降低到了-80dBc/Hz,而在距离载波频偏1MHz处,频率综合器的相位噪声从-103dBc/Hz降低到了-106dBc/Hz。
卫洁[8](2014)在《多径干扰下GPS弱信号的捕获与跟踪研究》文中进行了进一步梳理近年来,随着GPS接收机技术的逐渐成熟,用户对定位要求不断提高,复杂环境下接收机的应用技术已经成为一项研究热点。弱信号环境是最为典型的复杂条件,在弱信号环境下,多径信号往往成为主要的干扰来源。本文对多径干扰下弱信号的捕获与跟踪进行了研究,主要工作如下:首先,介绍了接收机在弱信号处理和多径抑制技术方面的发展概况,并且研究了多径信号的产生机理,编程实现了载噪比和多径情况可调的L1C/A码信号,为后续研究提供了可靠的信号源。然后,研究了带有多径干扰的弱信号分别对捕获和跟踪的影响。低信噪比的信号在传统FFT码相位捕获时无法成功捕获,还会影响跟踪性能。多径的影响不仅使得跟踪结果的误差有明显的增加,还会导致在捕获判决时完全失效。接着,研究了一种新的弱信号捕获算法。将半比特法和全比特法结合,提出了一个改进的算法。新算法在半比特捕获失效时,进入全比特捕获,并且运用半比特法的捕获结果,使得捕获时间比全比特法减少了将近一半,同时具有全比特法的效果。再次,研究了一种新的捕获判决算法。由于多径的存在,原有的判决算法失效。在原来的捕获判决算法上进行改进,提出了一种新的循环捕获判决法,有效的消除了多径信号带来的捕获判决影响。最后,研究了多径干扰下弱信号的跟踪算法。将Strobe相关器算法中引入修正因子,对码环鉴相进行修正,有效抑制短多径。由于改进算法需要在弱信号的条件下,提供良好的载波跟踪性能,因此,考虑在载波跟踪算法中,引入EKF算法,能够有效的改善信噪比,提高弱信号下的载波跟踪性能。
刘哲[9](2015)在《现代化卫星导航信号下基于码相关参考波形设计的多径抑制技术》文中认为由于覆盖广、全天候和精度高等特点,全球卫星导航定位系统的应用领域越来越广泛,催生出现代化GPS、Galileo以及北斗等现代卫星导航系统。现代卫星导航系统采用了大量的BOC类调制信号,能够有效提高频谱利用率。但BOC信号相关峰存在旁峰,带来了跟踪模糊度问题。另一方面,随着卫星导航系统的发展,电离层误差、钟差、轨道误差等误差已随数学模型的改进及使用多频信号差分等手段逐渐降低,在现代卫星导航系统的误差源中,多径仍将占据主导地位。论文针对现有信号体制的BPSK及BOC类信号下基于码相关参考波形的多径抑制技术进行了系统研究,创新点及取得的成果具体如下:1)针对传统的参考波形无法有效抑制短延迟多径的缺点,提出一种基于最优多径抑制鉴别曲线线性化的改进的多径抑制鉴别曲线,并设计出相应的多径抑制参考波形,能够有效改善对短延迟多径的抑制性能。设计的多径抑制参考波形能够在保持牵引范围不变的前提下获得较高的鉴相器增益,跟踪精度及多径抑制性能优于传统参考波形。前端带宽为10.23MHz时,与传统的参考波形相比,本文提出的多径抑制参考波形以采样率提高1倍、量化bit位数增加1位为代价,多径误差包络面积降低为原来的40.93%。2)针对传统的参考波形在BOC(1,1)信号下鉴别曲线存在错锁点从而导致跟踪模糊度的问题,设计了逐码片生成方式下的双极性无模糊参考波形,有效消除了跟踪模糊度。通过在传统的W4参考波形的基础上增加额外的基本矩形波,构造出无错锁点的鉴相函数,解决了跟踪模糊度问题。该参考波形能够有效在无模糊跟踪、多径抑制、码跟踪误差方差、设计复杂度之间取得折中,多径抑制性能和码跟踪误差方差均与传统的W2波形相当,波形简单,采用1bit量化,易于工程实现,且无需峰跳法的辅助,有效降低了硬件复杂度和计算复杂度。3)针对当前高阶BOC信号无模糊接收技术无法有效抑制中远延迟多径的问题,提出双环路与参考波形联合技术以及边带与参考波形联合技术,解决了高阶BOC信号多径抑制的技术难题。将码参考波形技术应用于双环路法中的码跟踪环,代替传统的窄相关结构,多径误差包络面积降低为原来的39.90%;根据高阶BOC和BOCc信号的特点,设计出三种无模糊的多径抑制参考波形,并通过上下边带法构造出准时支路,得到无错锁点且多径抑制性能较为理想的非相干鉴别器,能够有效抑制中远距离延迟的多径,且与传统接收方法相比,该方法对前端带宽要求较低,在前端带宽较窄的情况下即可获得较为理想的性能。4)针对当前MBOC信号多径抑制技术舍弃BOC(6,1)分量造成跟踪性能下降的不足,对MBOC信号中的BOC(6,1)分量进行了针对性处理,提出了基于双参考波形的无模糊多径抑制接收技术。对于TMBOC信号,两种参考波形以时分复用的形式分别跟踪BOC(1,1)及BOC(6,1)分量;对于CBOC信号,接收的CBOC信号分别与本地BOC(1,1)复制信号及两路参考波形信号相关,并对相关值进行线性组合,构造出无模糊的鉴别曲线。两种方法均利用了BOC(6,1)分量,充分发挥了MBOC信号相对于纯BOC(1,1)信号精度高的优势,相比传统的码相关参考波形技术,噪声及多径下的跟踪性能均有了较大提升。在基本矩形波宽度为1/8码片,前端带宽为20.46MHz时,TMBOC和CBOC信号下的多径误差包络面积分别改善了9.64%和26.21%。最后,对本文研究成果进行了总结。
曾健平,谢海情,邹伟华,田涛,李宇[10](2005)在《低相位噪声、宽带宽、高频率数字鉴频鉴相器设计》文中研究指明介绍了一种改进的鉴频鉴相器,采用延时电路和复位电路分开设计,D触发器工作在并行方式,电路能够同时进行置位和复位,使复位延时为0,电路将不会进入禁态,并且在输入端加入分频器。因此能使其工作带宽达到±2π,降低了相位噪声和功耗,提高了工作频率,而且可以消除由于两路输入信号的占空比不同所带来的噪声。最后,利用Cadence Spectre在0.18μm工艺下进行了仿真,对结果进行了验证。
二、一种改进的鉴相器(论文开题报告)
(1)论文研究背景及目的
此处内容要求:
首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。
写法范例:
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
(2)本文研究方法
调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。
实证研究法:依据现有的科学理论和实践的需要提出设计。
定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。
定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。
跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。
模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、一种改进的鉴相器(论文提纲范文)
(1)通信数字接收机中载波和定时同步方法的研究与实现(论文提纲范文)
摘要 |
Abstract |
第1章 绪论 |
1.1 课题研究背景与研究意义 |
1.2 国内外研究现状 |
1.2.1 符号率检测技术的研究现状 |
1.2.2 载波同步技术的研究现状 |
1.2.3 定时同步技术的研究现状 |
1.3 论文主要内容与结构 |
第2章 数字通信同步技术基础 |
2.1 数字通信接收机架构和同步技术 |
2.2 符号率检测技术 |
2.3 载波同步技术 |
2.3.1 基于乘法鉴相器的经典Costas环 |
2.3.2 基于符号乘法鉴相器的Costas环 |
2.4 定时同步技术 |
2.4.1 早迟门定时同步技术 |
2.4.2 Gardner定时同步技术 |
第3章 一种改进的数字Costas环及其FPGA实现 |
3.1 引言 |
3.2 改进数字Costas环的载波同步方法 |
3.2.1 基于反正切的改进鉴相器 |
3.2.2 变参环路滤波器 |
3.3 MATLAB仿真性能分析 |
3.4 改进数字Costas环的FPGA实现 |
3.4.1 匹配滤波器的FPGA设计 |
3.4.2 NCO的 FPGA设计 |
3.4.3 环路滤波器的FPGA设计 |
3.4.4 鉴相器的FPGA设计 |
3.4.5 改进数字Costas环的FPGA性能分析 |
3.5 改进数字Costas环的硬件仿真性能 |
3.6 本章总结 |
第4章 基于Farrow结构的高阶内插器定时同步方法及其FPGA实现 |
4.1 引言 |
4.2 基于Farrow结构的高阶内插器定时同步方法 |
4.2.1 高阶定时误差检测模块 |
4.2.2 基于NCO调整的内插控制器 |
4.3 基于Farrow结构的高阶内插器定时同步方法的MATLAB性能仿真 |
4.4 基于Farrow结构的高阶内插器定时同步方法的FPGA实现 |
4.4.1 内插器的FPGA设计 |
4.4.2 NCO控制器的FPGA设计 |
4.4.3 高阶定时误差计算模块与环路滤波器模块的FPGA设计 |
4.4.4 接口与资源消耗 |
4.5 基于Farrow结构的高阶内插器定时同步系统的硬件仿真性能 |
4.6 本章总结 |
第5章 系统的整体性能仿真与硬件测试 |
5.1 测试系统的仿真性能 |
5.2 测试系统的硬件实现 |
5.3 硬件测试性能 |
5.5 本章总结 |
第6章 总结与展望 |
6.1 工作总结 |
6.2 研究展望 |
参考文献 |
攻读硕士期间发表的成果目录 |
致谢 |
(2)数字通信盲解调系统中同步技术研究与实现(论文提纲范文)
摘要 |
abstract |
1 绪论 |
1.1 论文研究背景与意义 |
1.2 国内外研究现状 |
1.2.1 载波同步研究现状 |
1.2.2 符号同步研究现状 |
1.3 论文主要内容及创新点 |
1.3.1 主要研究内容 |
1.3.2 主要创新点 |
1.4 论文章节安排 |
2 载波同步研究 |
2.1 引言 |
2.2 平方变换法和平方环法 |
2.3 同相正交环法 |
2.3.1 数控振荡器和压控振荡器 |
2.3.2 低通滤波器 |
2.3.3 鉴相器 |
2.3.4 环路滤波器 |
2.4 本文改进算法 |
2.5 仿真分析 |
2.6 本章小结 |
3 符号同步研究 |
3.1 引言 |
3.2 符号同步理论基础 |
3.2.1 插值滤波器 |
3.2.2 定时误差检测 |
3.2.3 环路滤波器 |
3.2.4 数控振荡器 |
3.3 本文改进算法 |
3.4 仿真结果分析 |
3.5 本章小结 |
4 盲解调系统实现 |
4.1 引言 |
4.2 方案设计与方案论证 |
4.2.1 方案设计及信号源 |
4.2.2 实现方案验证 |
4.3 软件设计 |
4.3.1 载波同步模块设计 |
4.3.2 符号同步模块设计 |
4.3.3 信道均衡模块设计 |
4.3.4 内存优化设计 |
4.4 载波同步和符号同步联调 |
4.5 软件测试及性能分析 |
4.5.1 软件整体测试 |
4.5.2 性能分析 |
4.6 本章小结 |
5 总结与展望 |
5.1 论文工作总结 |
5.2 论文工作展望 |
致谢 |
参考文献 |
攻读硕士学位期间取得的成果 |
(3)卫星导航系统星载扩频接收机关键技术研究(论文提纲范文)
主要缩略语 |
摘要 |
ABSTRACT |
第一章 绪论 |
1.1 研究背景与选题 |
1.1.1 卫星导航系统上行注入接收技术现状及发展趋势 |
1.1.2 卫星导航系统星间链路接收技术现状及发展趋势 |
1.1.3 课题来源及选题 |
1.2 国内外研究现状 |
1.2.1 无失真采样及最优量化技术 |
1.2.2 有限字长效应研究 |
1.2.3 载波跟踪环路研究 |
1.2.4 抗辐照加固技术 |
1.3 论文创新点和章节安排 |
第二章 扩频系统ADC无失真采样及最优量化技术 |
2.1 引言 |
2.2 采样时钟非理想对解扩输出的影响分析 |
2.2.1 扩频信号的无失真采样条件 |
2.2.2 采样频率偏移对解扩输出的影响 |
2.2.3 采样时钟抖动对解扩输出的影响 |
2.3 量化间隔对最优量化的影响分析 |
2.3.1 最优量化与信噪比最小损耗 |
2.3.2 最优量化下的量化间隔 |
2.3.3 扩频信号最优量化的简化计算 |
2.4 基于前端滤波约束下的ADC解析建模新方法 |
2.4.1 信号和系统模型 |
2.4.2 扩频信号ADC输出的解析表示方法 |
2.4.3 分析与仿真 |
2.4.4 结论 |
2.5 本章小结 |
第三章 基于非线性模型的接收机全局最优字长设计方法 |
3.1 引言 |
3.2 非线性系统的有限字长建模 |
3.2.1 无限字长数字信号的量化模型 |
3.2.2 有限字长数字信号的量化模型 |
3.2.3 非线性系统有限字长模型 |
3.3 伪码捕获的有限字长效应分析 |
3.3.1 码相位捕获原理 |
3.3.2 伪码捕获的有限字长误差模型 |
3.3.3 有限字长效应对相关器的性能影响 |
3.3.4 输入检波器有限字长效应对捕获性能的影响 |
3.3.5 有限字长与检测概率虚警概率的关系 |
3.3.6 有限字长与检测概率积分时间的关系 |
3.4 跟踪环路的有限字长效应分析 |
3.4.1 载波相位鉴别器有限字长效应分析 |
3.4.2 码相位鉴别器有限字长效应分析 |
3.5 基于改进蚁群算法的全局最优字长设计方法 |
3.5.1 问题描述 |
3.5.2 改进的蚁群算法 |
3.5.3 实例分析 |
3.6 本章小结 |
第四章 资源强约束下的鉴相器设计与实现技术 |
4.1 引言 |
4.2 鉴相器统计特性及锁相环路性能分析 |
4.2.1 鉴相器统计特性 |
4.2.2 二阶环路性能 |
4.2.3 鉴相增益影响下的二阶锁相环路性能 |
4.3 基于相位预压缩的鉴相器设计 |
4.3.1 改进的鉴相器设计 |
4.3.2 性能分析 |
4.3.3 环路性能分析及仿真验证 |
4.4 基于计算矢量旋转的鉴相器迭代实现技术 |
4.4.1 CORDIC算法原理 |
4.4.2 改进的Cordic算法 |
4.5 本章小结 |
第五章 基于错误检测与纠正的空间存储器抗辐照加固技术 |
5.1 引言 |
5.2 多因素影响下的存储器可靠性分析 |
5.2.1 平均无故障时间的建模 |
5.2.2 参数对平均无故障时间的影响分析 |
5.3 多错误模式下的存储器抗辐照方法 |
5.3.1 存储器系统级EDAC优化设计方法 |
5.3.2 基于缩短循环码交织的存储器多位翻转容错方法 |
5.3.3 基于改进乘积码的存储器多位翻转容错方法 |
5.4 本章小结 |
第六章 星载上行扩频测距接收机的设计及实现 |
6.1 引言 |
6.2 接收机设计及实现 |
6.2.1 系统组成 |
6.2.2 基于空间软件无线电的接收机模块设计 |
6.3 在轨测试结果及分析 |
6.4 本章小结 |
第七章 结束语 |
7.1 全文总结 |
7.1.1 本文主要研究成果 |
7.1.2 研究成果的工程应用 |
7.2 后续工作展望 |
致谢 |
参考文献 |
作者在学期间取得的学术成果 |
(4)一种改进数字COSTAS环在载波同步中的研究(论文提纲范文)
0 引言 |
1 经典数字 COSTAS环 |
2 改进数字COSTAS环 |
2.1 鉴相器的设计 |
2.2 环路滤波器的设计 |
3 改进COSTAS环的FPGA实现 |
4 算法仿真与结论分析 |
4.1 算法仿真参数 |
4.2 改进数字COSTAS环的Matlab仿真性能 |
4.2.1 频率捕获跟踪 |
4.2.2 相位调整 |
4.2.3 系统误码率 |
4.2.4 载波恢复后基带输出 |
4.3 改进数字COSTAS环的FPGA硬件性能 |
4.4 改进COSTAS环的硬件测试 |
5 结束语 |
(5)GNSS接收机高性能跟踪与捕获环路算法研究(论文提纲范文)
摘要 |
ABSTRACT |
第1章 绪论 |
1.1 课题背景及意义 |
1.1.1 GNSS系统 |
1.1.2 GPS接收机 |
1.1.3 GPS接收机数字基带信号处理 |
1.2 GNSS接收机国内外研究现状 |
1.2.1 码延迟锁定环路 |
1.2.2 载波跟踪环路 |
1.2.3 GNSS信号捕获 |
1.2.4 研究现状小结 |
1.3 本文主要研究内容及章节安排 |
第2章 多径条件下码延迟锁定环路算法研究 |
2.1 引言 |
2.2 码延迟锁定环路原理 |
2.3 GNSS多径信号特性 |
2.4 多径信号条件下DLL算法实验与分析 |
2.4.1 多径信号非衰落情况 |
2.4.2 多径信号衰落情况 |
2.5 多径信号条件下的最优DLL算法 |
2.5.1 多径信号非衰落情况 |
2.5.2 多径信号衰落情况 |
2.6 本章小结 |
第3章 低复杂度载波跟踪环路鉴别器算法研究 |
3.1 引言 |
3.2 载波跟踪环路 |
3.3 环路鉴别器算法 |
3.3.1 Costas PLL鉴相器算法 |
3.3.2 传统FLL鉴频器算法 |
3.3.3 传统GPS载波跟踪环路鉴别器算法 |
3.4 低复杂度载波跟踪环路鉴别器算法研究 |
3.4.1 基于四象限反正切PLL鉴相器算法 |
3.4.2 基于四象限反正切FLL鉴频器算法 |
3.4.3 基于四象限反正切函数的鉴别器算法 |
3.5 低复杂度环路鉴别器算法性能的实验与分析 |
3.5.1 最优参数选择 |
3.5.2 运算量比较 |
3.6 本章小结 |
第4章 低复杂度载波跟踪环路滤波器算法研究 |
4.1 引言 |
4.2 环路滤波器理论 |
4.2.1 环路滤波器阶数 |
4.2.2 稳态误差 |
4.2.3 环路滤波器带宽 |
4.3 低复杂度载波跟踪环路滤波器设计 |
4.3.1 基于矩形波数字积分器的滤波器设计 |
4.3.2 环路滤波器参数选择 |
4.3.3 FLL环路滤波器 |
4.3.4 FLL辅助PLL环路滤波器 |
4.4 低复杂度GPS载波跟踪环路设计 |
4.5 低复杂度载波跟踪环路性能的实验与分析 |
4.5.1 运算量分析 |
4.5.2 典型GPS信号的跟踪结果 |
4.6 本章小结 |
第5章 改进的平均圆周相关信号捕获算法研究 |
5.1 引言 |
5.2 GPS接收机常用捕获算法 |
5.2.1 时域滑动相关算法 |
5.2.2 基于FFT的圆周相关算法 |
5.3 改进的平均圆周相关捕获算法 |
5.4 改进的平均圆周相关捕获算法性能分析 |
5.5 捕获算法实验与分析 |
5.6 本章小结 |
第6章 结论与展望 |
6.1 主要结论 |
6.2 工作展望 |
参考文献 |
附录 跟踪环路的噪声等效带宽 |
攻读学位期间发表和录用的论文 |
攻读学位期间参与的科研课题和项目 |
致谢 |
(6)WCDMA卫星系统同频干扰抵消中的相位补偿算法设计与FPGA实现(论文提纲范文)
摘要 |
abstract |
注释表 |
第1章 绪论 |
1.1 研究背景及意义 |
1.2 国内外研究现状及分析 |
1.2.1 同频干扰抵消技术研究现状 |
1.2.2 相位补偿技术研究现状 |
1.3 论文主要工作及章节安排 |
第2章 同频干扰抵消中相位补偿方案设计与理论分析 |
2.1 WCDMA卫星信号同频干扰抵消中相位补偿方案设计 |
2.1.1 同频干扰抵消流程分析 |
2.1.2 相位补偿方案设计 |
2.2 数字相位锁定环路 |
2.2.1 数字相位锁定环路工作原理 |
2.2.2 数字相位锁定环路性能 |
2.3 降采样滤波 |
2.3.1 多速率数字信号处理 |
2.3.2 高效抗混叠数字滤波器 |
2.4 本章小结 |
第3章 相位补偿算法与仿真验证 |
3.1 相位跟踪算法数据预处理 |
3.1.1 WCDMA卫星信号分析 |
3.1.2 基于导频信道的频相偏初估计 |
3.2 基于PLL环路的相位跟踪算法设计 |
3.2.1 改进的数字鉴相器 |
3.2.2 数字环路滤波器 |
3.2.3 数字控制振荡器 |
3.3 降采样滤波算法设计 |
3.3.1 传统降采样滤波方式 |
3.3.2 改进降采样滤波方式 |
3.3.3 抗混叠抽取滤波器 |
3.3.4 匹配滤波器 |
3.4 相位补偿算法仿真验证 |
3.4.1 基于PLL环路的相位跟踪算法仿真验证 |
3.4.2 降采样滤波算法仿真验证 |
3.5 本章小结 |
第4章 相位补偿算法的FPGA实现 |
4.1 基于PLL环路相位跟踪算法的FPGA实现 |
4.1.1 八路载波混频器的FPGA实现 |
4.1.2 低通滤波器的FPGA实现 |
4.1.3 解扰的FPGA实现 |
4.1.4 解扩的FPGA实现 |
4.1.5 鉴相器的FPGA实现 |
4.1.6 数字环路滤波器的FPGA实现 |
4.1.7 相位控制器的FPGA实现 |
4.2 降采样滤波算法的FPGA实现 |
4.2.1 CIC抽取滤波器的FPGA实现 |
4.2.2 HBF/FIR抽取滤波器和匹配滤波器的FPGA实现 |
4.3 外围接口电路的FPGA实现 |
4.3.1 EMIF接口的FPGA实现 |
4.3.2 以太网口的FPGA实现 |
4.4 相位跟踪与降采样滤波算法关键模块仿真验证 |
4.4.1 数字混频滤波模块的仿真验证 |
4.4.2 解扰解扩模块的仿真验证 |
4.4.3 鉴相器模块的仿真验证 |
4.4.4 环路滤波器模块的仿真验证 |
4.4.5 相位控制器模块的仿真验证 |
4.4.6 降采样抽取滤波器模块的仿真验证 |
4.5 本章小结 |
第5章 系统测试与结果分析 |
5.1 测试平台 |
5.1.1 硬件平台 |
5.1.2 软件平台 |
5.2 测试内容与方案 |
5.2.1 硬件测试内容 |
5.2.2 硬件测试方案 |
5.3 硬件测试结果与分析 |
5.3.1 EMIF接口有效性硬件测试 |
5.3.2 以太网口有效性硬件测试 |
5.3.3 相位跟踪模块有效性硬件测试 |
5.3.4 降采样滤波模块有效性硬件测试 |
5.4 本章小结 |
第6章 结束语 |
6.1 主要工作与创新点 |
6.2 后续研究工作 |
参考文献 |
致谢 |
攻读硕士学位期间从事的科研工作及取得的成果 |
(7)高性能CMOS频率综合器关键技术研究(论文提纲范文)
摘要 |
ABSTRACT |
符号对照表 |
缩略语对照表 |
第一章 绪论 |
1.1 论文的选题背景及意义 |
1.2 锁相环频率综合器的研究现状 |
1.3 论文主要工作和贡献 |
1.4 论文的章节结构 |
第二章 锁相环频率综合器系统概述 |
2.1 锁相环频率综合器结构 |
2.1.2 整数分频锁相环频率综合器 |
2.1.3 分数分频锁相环频率综合器 |
2.2 频率综合器的主要性能指标 |
2.2.1 相位噪声 |
2.2.2 频率分辨率 |
2.2.3 频率调谐范围 |
2.2.4 杂散 |
2.2.5 锁定时间 |
2.3 锁相环的S域LTI模型和环路分析 |
2.3.1 锁相环的S域LTI模型 |
2.3.2 三阶锁相环环路分析 |
2.3.3 四阶锁相环环路分析 |
2.4 锁相环系统相位噪声分析 |
2.5 本章小结 |
第三章 低相位噪声双环结构的压控振荡器 |
3.1 交叉耦合LC-tank VCO |
3.1.1 交叉耦合LC-tank VCO的系统结构 |
3.1.2 交叉耦合LC-tank VCO的性能分析 |
3.2 自动幅度调整的压控振荡器 |
3.2.1 新型压控振荡器的系统结构 |
3.2.2 压控振荡器的偏置稳定反馈环路 |
3.2.3 压控振荡器的振幅调整反馈环路 |
3.2.4 压控振荡器的环路稳定性分析 |
3.3 压控振荡器的测试结果 |
3.4 本章小结 |
第四章 分数分频锁相环频率综合器 |
4.1 分数分频锁相环频率综合器的关键模块 |
4.1.1 高速整数分频器 |
4.1.2 鉴频鉴相器 |
4.1.3 高性能可编程电荷泵 |
4.1.4 可编程环路滤波器 |
4.1.5 自动频率校正电路 |
4.1.6 数字 ΔΣ 调制器 |
4.1.7 低噪声带隙基准电流源 |
4.2 分数分频频率综合器的系统架构 |
4.2.1 频率综合器系统架构 |
4.2.2 频率综合器系统参数 |
4.2.3 频率综合器系统相位噪声 |
4.3 分数分频锁相环频率综合器的设计结果 |
4.3.1 分数分频锁相环频率综合器的版图实现 |
4.3.2 分数分频锁相环频率综合器的测试结果 |
4.4 本章小结 |
第五章 总结与展望 |
5.1 工作总结 |
5.2 未来展望 |
参考文献 |
致谢 |
作者简介 |
(8)多径干扰下GPS弱信号的捕获与跟踪研究(论文提纲范文)
摘要 |
ABSTRACT |
注释表 |
第一章 绪论 |
1.1 研究背景及意义 |
1.2 多路径抑制技术的发展概况 |
1.3 弱信号捕获技术的发展概况 |
1.4 本文主要内容和章节安排 |
第二章 GPS 接收机结构及多径中频弱信号的建模与仿真 |
2.1 GPS 接收机结构 |
2.1.1 射频(RF)前端 |
2.1.2 基带数字信号处理(DSP) |
2.1.3 定位导航运算 |
2.2 GPS 信号结构及特性分析 |
2.2.1 导航电文 |
2.2.2 载波 |
2.2.3 伪随机码 |
2.2.4 信号的相关特性 |
2.3 多路径信号的建模与仿真 |
2.3.1 多径信号产生机理 |
2.3.2 GPS 多径中频信号建模 |
2.3.3 多路径中频信号的软件实现 |
2.3.4 多径信号的分类及特征分析 |
2.4 接收机接收信号功率 |
2.5 本章小结 |
第三章 GPS 多径弱信号对接收机的误差研究与仿真 |
3.1 GPS 多径弱信号对捕获的影响研究 |
3.1.1 GPS 信号捕获原理与仿真分析 |
3.1.2 弱信号对捕获结果的影响与仿真分析 |
3.1.3 多径信号对捕获结果的影响与仿真分析 |
3.2 GPS 多径信号对跟踪的影响研究 |
3.2.1 GPS 多径信号对载波环跟踪的影响研究 |
3.2.2 GPS 多径信号对码环跟踪的影响研究 |
3.3 本章小结 |
第四章 GPS 多径弱信号捕获算法研究 |
4.1 传统弱信号捕获算法研究 |
4.1.1 基本积分累加方法及比较 |
4.1.2 半比特捕获法 |
4.1.3 全比特捕获法 |
4.1.4 传统弱信号捕获算法仿真与分析 |
4.2 一种改进的 FHTF 弱信号捕获算法 |
4.2.1 改进算法的核心思想 |
4.2.2 基于 FHTF 的弱信号捕获算法 |
4.2.3 FHTF 捕获算法仿真与分析 |
4.2.4 仿真结果分析 |
4.3 一种改进的循环捕获判决算法 |
4.3.1 改进的捕获判决算法的核心思想 |
4.3.2 改进的捕获判决算法流程图和步骤 |
4.3.3 循环捕获判决算法的仿真分析 |
4.4 FHTF-循环判决算法的多径弱信号捕获 |
4.4.1 多径弱信号 FHTF-循环判决算法捕获仿真 |
4.4.2 仿真结果分析 |
4.5 本章小结 |
第五章 GPS 多径弱信号跟踪算法研究 |
5.1 多径估计算法研究与仿真 |
5.1.1 基于 TK 算法的多径估计 |
5.1.2 MEDLL 算法 |
5.1.3 窄相关技术 |
5.1.4 Strobe 鉴相器算法 |
5.1.5 多径抑制算法的优劣分析 |
5.2 一种改进的多路径抑制算法 |
5.2.1 改进算法的核心思想 |
5.2.2 修正因子σ的确定 |
5.2.3 σ修正因子算法应用 |
5.3 EKF 弱信号载波跟踪环设计 |
5.3.1 基于相关值输出的 EKF 载波跟踪结构 |
5.3.2 基于相关值输出的 EKF 载波跟踪建模研究 |
5.4 基于σ-STROBE-EKF 的跟踪环路算法 |
5.4.1 基于σ-Strobe-EKF 算法的环路噪声分析 |
5.4.2 基于σ-Strobe-EKF 的跟踪环路算法流程图 |
5.4.3 基于σ-Strobe-EKF 多径弱信号跟踪算法的仿真与分析 |
5.5 本章小结 |
第六章 总结与展望 |
6.1 本文研究内容总结 |
6.2 后续工作展望 |
参考文献 |
致谢 |
在学期间发表的学术论文 |
(9)现代化卫星导航信号下基于码相关参考波形设计的多径抑制技术(论文提纲范文)
摘要 |
ABSTRACT |
第一章 绪论 |
1.1 研究背景与选题 |
1.1.1 现代化卫星导航系统信号 |
1.1.2 BOC类信号 |
1.1.3 现代化导航信号的多径抑制技术需求 |
1.1.4 课题来源及选题 |
1.2 国内外研究现状 |
1.2.1 BPSK及BOC(1,1)下CCRW波形设计 |
1.2.2 高阶BOC信号接收技术 |
1.2.3 MBOC信号接收技术 |
1.3 研究成果与内容安排 |
第二章 基于最优多径抑制鉴别曲线线性化的多径抑制参考波形设计 |
2.1 引言 |
2.2 码相关参考波形技术概述 |
2.2.1 码相关参考波形技术原理 |
2.2.2 码跟踪精度 |
2.2.3 小结 |
2.3 改进的多径抑制鉴别函数 |
2.3.1 最优鉴相函数 |
2.3.2 参考波形设计准则 |
2.3.3 小结 |
2.4 BPSK信号简单参考波形设计 |
2.4.1 BPSK第一类参考波形设计 |
2.4.2 BPSK第二类参考波形设计 |
2.4.3 小结 |
2.5 多径抑制参考波形设计 |
2.5.1 线性最优鉴相函数下波形设计 |
2.5.2 改进的多径抑制鉴相函数下波形设计 |
2.5.3 有限带宽下波形性能分析 |
2.5.4 小结 |
2.6 本章小结 |
第三章 BOC(1,1)信号下无模糊的多径抑制参考波形设计 |
3.1 引言 |
3.2 BOC(1,1)调制技术 |
3.2.1 BOC(1,1)调制原理及特点 |
3.2.2 BOC(1,1)下CCRW技术性能 |
3.2.3 小结 |
3.3 简单无模糊参考波形设计 |
3.3.1 BOC(1,1)第一类参考波形 |
3.3.2 BOC(1,1)第二类参考波形 |
3.3.3 小结 |
3.4 极限性能分析 |
3.4.1 两类参考波形极限性能比较 |
3.4.2 BPSK及BOC(1,1)性能比较 |
3.4.3 小结 |
3.5 本章小结 |
第四章 高阶BOC信号下参考波形与边带联合多径抑制技术 |
4.1 引言 |
4.2 高阶BOC调制接收技术研究现状 |
4.2.1 双环路法 |
4.2.2 上下边带法 |
4.2.3 小结 |
4.3 双环路与CCRW联合技术 |
4.4 边带与CCRW联合多径抑制技术 |
4.4.1 高阶BOC参考波形设计 |
4.4.2 非相干鉴相器设计 |
4.4.3 性能分析 |
4.4.4 小结 |
4.5 本章小结 |
第五章 基于双参考波形的MBOC多径抑制技术 |
5.1 引言 |
5.2 现有MBOC多径抑制技术 |
5.2.1 加权双差技术 |
5.2.2 BOC-PRN技术 |
5.2.3 CCRW技术 |
5.2.4 导频数据通道联合技术 |
5.2.5 小结 |
5.3 TMBOC时分双参考波形多径抑制技术 |
5.3.1 算法原理 |
5.3.2 性能分析 |
5.3.3 参数优选 |
5.3.4 小结 |
5.4 CBOC联合双参考波形多径抑制技术 |
5.4.1 技术原理 |
5.4.2 性能分析 |
5.4.3 参数优选 |
5.4.4 小结 |
5.5 本章小结 |
第六章 结束语 |
6.1 本文主要研究成果 |
6.2 后续工作展望 |
致谢 |
附录A 导频数据联合技术码跟踪误差方差 |
附录B 联合双参考波形技术码跟踪误差方差 |
参考文献 |
作者在学期间取得的学术成果 |
(10)低相位噪声、宽带宽、高频率数字鉴频鉴相器设计(论文提纲范文)
1 引 言 |
2 原 理 |
3 电路设计 |
4 仿真结果 |
5 结束语 |
四、一种改进的鉴相器(论文参考文献)
- [1]通信数字接收机中载波和定时同步方法的研究与实现[D]. 李非. 广西师范大学, 2020(02)
- [2]数字通信盲解调系统中同步技术研究与实现[D]. 李维. 西南科技大学, 2020(08)
- [3]卫星导航系统星载扩频接收机关键技术研究[D]. 刘小汇. 国防科学技术大学, 2013(04)
- [4]一种改进数字COSTAS环在载波同步中的研究[J]. 李非,肖琨. 信息技术, 2020(10)
- [5]GNSS接收机高性能跟踪与捕获环路算法研究[D]. 姜毅. 大连海事大学, 2010(12)
- [6]WCDMA卫星系统同频干扰抵消中的相位补偿算法设计与FPGA实现[D]. 卢伟. 重庆邮电大学, 2018(01)
- [7]高性能CMOS频率综合器关键技术研究[D]. 黄胜. 西安电子科技大学, 2019(02)
- [8]多径干扰下GPS弱信号的捕获与跟踪研究[D]. 卫洁. 南京航空航天大学, 2014(01)
- [9]现代化卫星导航信号下基于码相关参考波形设计的多径抑制技术[D]. 刘哲. 国防科学技术大学, 2015(11)
- [10]低相位噪声、宽带宽、高频率数字鉴频鉴相器设计[J]. 曾健平,谢海情,邹伟华,田涛,李宇. 宇航计测技术, 2005(06)