一、SIT、MOS兼容型工艺和运算LSI（论文文献综述）
刘伟岩[1]（2020）在《战后科技革命推动日本产业升级研究 ——基于创新体系的视角》文中研究说明2008年经济危机后,为摆脱经济下行的轨道,美国、日本、德国先后提出了“重振制造业”（2009年）、日本版“第四次工业革命”（2010年）、“工业4.0”（2012年）等战略计划,而我国也于2015年提出了“中国制造2025”的行动纲领。这些战略规划的陆续出台拉开了以大数据、云计算、物联网（Io T）、人工智能（AI）等为标志的新一轮科技革命的帷幕。而作为第二经济大国,我国应如何借助于这一难得机遇来推动国内产业升级则成为亟待思考的问题。回顾日本走过的“路”可知,其也曾作为“第二经济大国”面临过相似的难题,且从中日经济发展历程比较和所面临的“三期叠加”状态来看,我国现阶段也更为接近20世纪70年代的日本,而日本却在当时的情况下借助于以微电子技术为核心的科技革命成功地推动了国内产业的改造升级。基于此,本文以日本为研究对象并将研究阶段锁定在其取得成功的战后至20世纪80年代这一时期,进而研究其所积累的经验和教训,以期为我国接下来要走的“路”提供极具价值的指引和借鉴。在对熊彼特创新理论以及新熊彼特学派提出的技术经济范式理论、产业技术范式理论、国家创新体系理论和部门创新体系理论等进行阐述的基础上,本文借助于此从创新体系的视角构建了“科技革命推动产业升级”的理论分析框架,即:从整体产业体系来看,其属于技术经济范式转换的过程,该过程是在国家创新体系中实现的,且两者间的匹配性决定着产业升级的绩效;而深入到具体产业来看,其又是通过催生新兴产业和改造传统产业来实现的,对于此分析的最佳维度则是能够体现“产业间差异性”的部门创新体系,同样地,两者间的匹配性也决定着各产业升级的成效。回顾科技革命推动日本产业升级的历程可知,其呈现出三个阶段:20世纪50～60年代的“重化型”化,70～80年代的“轻薄短小”化,以及90年代后的“信息”化。其中,“轻薄短小”化阶段是日本发展最为成功的时期,也是本文的研究范畴所在。分析其发生的背景可知:虽然效仿欧美国家构建的重化型产业结构支撑了日本经济“独秀一枝”的高速发展,但在日本成为第二经济大国后,这一产业结构所固有的局限性和问题日渐凸显,倒逼着日本垄断资本进行产业调整;而与此同时,世界性科技革命的爆发恰为其提供了难得的历史机遇;但是这种机遇对于后进国来说在一定意义上又是“机会均等”的,该国能否抓住的关键在于其国内的技术经济发展水平,而日本战后近20年的高速增长恰为其奠定了雄厚的经济基础,且“引进消化吸收再创新”的技术发展战略又在较短的时间内为其积累了殷实的技术基础。在这一背景下,借助于上文所构建的理论分析框架,后文从创新体系的视角解释了战后以微电子技术为核心的科技革命是如何推动日本产业升级以及日本为何更为成功的。就整体产业体系而言,科技革命的发生必然会引致技术经济范式转换进而推动产业升级,且这一过程是在由政府、企业、大学和科研机构以及创新主体联盟等构建的国家创新体系中实现的。战后科技革命的发源地仍是美国,日本的参与借助的是范式转换过程中创造的“第二个机会窗口”,换言之,日本的成功得益于对源于美国的新技术的应用和开发研究,其技术经济范式呈现出“应用开发型”特点。而分析日本各创新主体在推动科技成果转化中的创新行为可以发现,无论是政府传递最新科技情报并辅助企业引进技术、适时调整科技发展战略和产业结构发展方向、制定激励企业研发的经济政策和专利保护制度、采取措施加速新技术产业化的进程、改革教育体制并强化人才引进制度等支持创新的行为,还是企业注重提升自主创新能力、遵循“现场优先主义”原则、实施“商品研制、推销一贯制”、将资金集中投向开发研究和创新链的中下游环节以及培训在职人员等创新行为,或是大学和科研机构针对产业技术进行研究、重视通识教育和“强固山脚”教育以及培养理工科高科技人才等行为,亦或是“政府主导、企业主体”型的创新主体联盟联合攻关尖端技术、建立能够促进科技成果转化的中介机构、联合培养和引进优秀人才等行为都是能够最大限度地挖掘微电子技术发展潜力的。而这种“追赶型”国家创新体系与“应用开发型”技术经济范式间的相匹配正是日本能够更为成功地借力于战后科技革命推动产业升级的根因所在。进一步地从具体产业来看,科技革命引致的技术经济范式转换表现为新兴技术转化为新兴产业技术范式和改造传统产业技术范式的过程,这也是科技革命“双重性质”的体现。而对这一层面的分析则要用到能够体现“产业间差异性”的部门创新体系。在选取半导体产业和计算机产业作为新兴产业的代表,以及选取工业机器产业（以数控机床和工业机器人为主）和汽车产业作为微电子技术改造传统机械产业的典型后,本文的研究发现:由于这些产业在技术体制、所处的产业链位置、所在的技术生命周期阶段等方面的不同,其产业技术范式是相异的,而日本之所以能够在这些产业上均实现自主创新并取得巨大成功就在于日本各创新主体针对不同的产业技术范式进行了相应的调整,分别形成了与之相匹配的部门创新体系。而进一步比较各部门创新体系可知,日本政府和企业等创新主体针对“催新”和“改旧”分别形成了一套惯行的做法,但在这两类产业升级间又存在显着的差异,即:日本政府在“催新”中的技术研发和成果转化中均表现出了贯穿始终的强干预性,尤其是在计算机产业上;而在“改旧”中则干预相对较少,主要是引导已具备集成创新能力的“逐利性”企业去发挥主体作用。作为一种“制度建设”,创新体系具有“临界性”特点且其优劣的评析标准是其与技术经济范式的匹配性。日本能够成功地借力于以微电子技术为核心的科技革命推动国内产业升级的经验就在于其不仅构建了与当时技术经济范式相匹配的国家创新体系,而且注重创新体系的层级性和差异性建设,加速推进了新兴产业技术范式的形成,并推动了新旧产业的协调发展。但是,这种致力于“应用开发”的“追赶型”创新体系也存在着不可忽视的问题,如:基础研究能力不足,不利于颠覆性技术创新的产生,以及政府主导的大型研发项目模式存在定向失误的弊端等,这也是日本创新和成功不可持续以致于在20世纪90年代后重新与美国拉开差距的原因所在。现阶段,新一轮科技革命的蓬勃兴起在为我国产业升级提供追赶先进国家的“机会窗口”的同时,也为新兴产业的发展提供了“追跑”“齐跑”“领跑”并行发展的机遇,并为传统产业的高质量发展带来了难得的机会。由于相较于20世纪70年代的日本,我国现阶段所面临的情况更为复杂,因此,必须构建极其重视基础研究且具有灵活性的国家创新生态体系,重视部门创新体系的“产业间差异性”,形成与新兴产业技术范式相匹配的部门创新体系,以及建设能够促进传统产业技术范式演化升级的部门创新体系等。
许晓飞[2]（2020）在《高速高密度电路互连结构的传输特性研究》文中提出随着大规模集成电路技术进步,芯片的管脚越来越多,在物理尺寸日益小型化的印刷电路板（PCB）上芯片管脚间焊接的互连线越来越密集,互连线线间距、线宽度达到微米级、亚毫米级,因此,研究印刷电路板上微米级互连线的传输信号完整性（SI）具有很强的迫切性。传统研究互连线的信号完整性一般从两个方面开展研究:一方面是研究芯片内部的微纳米级互连线信号完整性;另一方面是研究印刷电路板上毫米级互连线上的信号完整性。而在已报道的研究成果中,印刷电路板上的微米级、亚毫米级互连线信号完整性的研究内容较少。本文重点研究了印刷电路板上的微米级、亚毫米级平行互连线的信号完整性,并且对集成电路（IC）中内部的微纳米级互连线的抗辐照效应开展了探索性研究。主要工作及创新点如下:1.串扰问题是影响信号完整性的关键性问题之一。本文针对印刷电路板上微米级、亚毫米级的高速高密度互连线的串扰问题,研究微米级平行互连线间串扰机理,提取微米级互连线线间距引起的容性耦合参量,以及微米级互连线线长度、线宽度引起的感性耦合参量,建立了由分布参数电阻（R）、电感（L）、电导（G）和电容（C）组成的RLGC等效电路,推导出了微米级的特征尺寸下电路传输函数随频率变化的等效电路方程。仿真分析了在不同线宽、不同线间距、不同线长度条件下,微米级平行互连线近端串扰S31和远端串扰S41随频率的变化关系。研究表明,与传统的印刷电路板上毫米级平行互连线的串扰特性随频率单调递增不同,微米级平行互连线串扰频率特性是随着频率的增加而周期性振荡上扬,且随着互连线长度的增加,以及微米级线间距、线宽度减小,串扰增大。每个振荡周期都呈现出串扰低谷频率窗口期,在每个窗口期内,传输信号近端串扰S31和远端串扰S41,都有一个的低谷谐振几百兆赫兹频率带宽。当微米级平行互连线结构参数的线长度L=4cm、线间距d=100μm、线宽度w=100μm时,在03GHz频率范围内,当传输信号频率范围为直流0 GHz-1.8GHz,串扰随频率呈单调递增,当传输信号频率范围为1.8GHz-2.25GHz,串扰随频率呈先单调递减,再单调递增,串扰大幅度降至小于-20d B;当传输信号频率范围为2.25 GHz-3.0GHz,串扰随频率呈单调递增。2.在理论及仿真分析基础上,设计制作了十种不同规格的微米级平行结构互连线印刷电路板,其互连线线间距分别为100μm、200μm、300μm、400μm,互连线线宽度分别为100μm、200μm、300μm、400μm,互连线线长度分别为1cm、2cm、3cm、4cm。测试了这几种规格的平行结构互连线的频率传输特性,实测结果与仿真结果吻合。传输信号频率在015GHz范围内,选取样本的印刷电路物理模型微米级平行互连线结构参数线长度L=4cm、线间距d=100μm、线宽度w=100μm时,印刷电路板上微米级平行互连线串扰频率特性是非单调递增的,随频率增加呈现出周期性振荡上扬,测试传输基带信号频率在03GHz范围内,远端串扰S41特性大幅度降至小于-20d B的谐振带宽大于五百兆赫兹。传输特定信号为2.0GHz频率点有-45d B以上的串扰衰减。3.过孔是印刷电路板常见的互连结构。研究高速高密度印刷电路板上的过孔型互连结构的电磁传输信号完整性,提取过孔型互连结构圆波导分布参数组成RLGC电路模型,研究过孔型通孔半径大小、过孔加载枝节微带线线宽度、过孔加载枝节微带线线长度对S参数影响。在空中源区强电磁脉冲辐射条件下,研究得出金属屏蔽层中过孔型结构互连线具有传输信号的电磁防护特性,金属屏蔽腔内多层电路板间过孔型结构互连线具有传输信号的电磁滤波特性。根据已研究的过孔型结构互连线电磁传输特性,制作了一种应用过孔型互连结构加载枝节微带线的带通滤波器,能够实现上下多层电路板中特定频率信号连接滤波功能,能够减小三维集成电路尺寸;加工测试基于过孔型结构互连的带通滤波器的通带中心频率为2.095 GHz,通频带为470MHz。4.考虑到互连线在集成电路中的面积占比越来越大,以及空中源区辐照的复杂环境下,针对高速信号传输条件下的高密度电路,探索研究芯片内部的微纳米级（线宽度纳米级、线长度微米级）互连线的电磁辐照效应;构建芯片器件内和器件间微米级的互连结构物理模型与分布参数RLGC电路模型,采用专业软件进行辐照效应仿真分析。研究结果表明,辐照影响互连线的有效传输信号线长度,以及辐照影响互连线等效特性阻抗。
段方[3]（2020）在《高精度低噪声轨到轨运算放大器设计与实现》文中研究指明轨到轨运算放大器是指功能上允许输入和输出信号偏移非常靠近正负电源电压的一类放大器。该放大器接受输入信号摆幅,该摆幅可能会使输入端的轨略微过载（电压信号大于轨到轨）,其主要应用于精密信号系统传输放大场合,用于远程通讯设备、可穿戴智能设备中,具有十分重要的地位。尤其在新一代通讯系统发展进行中,轻量化、小型化、高可靠的发展,必须要以这类基础电路作为重要支撑。论文介绍了阐述了轨到轨运放的理论基础,围绕高精度VOS<1mV、低噪声en≤10nV/√Hz参数进行研究,首先分析BJT器件的噪声优势,分析了差分放大器电路的噪声模型,其次分析了影响低失调参数的主要工艺和电路结构,明确了熔丝（反熔丝）修调以及激光修调的应用范围及优缺点。本文以轨到轨运放的实现为主要目标。在电路设计方面,采用二级运放结构。输入级采用输入差分对模式,为实现跨导恒定,采取镜像电流匹配的方式。偏置电路采用电流镜模式建立电流工作点,形成稳定恒流源。运用米勒补偿,形成稳定环路的高增益级。为了完成运放精度和驱动能力的需求,设计了倒向推挽AB类输出结构,通过电容补偿内环反馈作用,形成快速反馈通道,抑制输出纹波。针对高精度特性,设计激光修调和电路调整方案,提升流片成功率。本文选用国内某公司的40V BJT工艺,完成了低噪声双极型晶体管工艺设计,优化了工艺流程。基于Cadence平台进行了详细的仿真验证,仿真结果失调电压IOS=1.05μV,压摆率SR=5.67V/μs,增益带宽积GBP=3.2MHZ,共模抑制比CMRR=133dB,电压噪声密度:en=4.21 nV/√,增益AVO=122dB。完成了该运放的版图设计。文中进行了轨到轨运放的封装和测试设计,采用F08型陶瓷封装形式,进行了模拟绑线,采取真空合金焊技术消除空洞率,提高了封装成品的质量可靠性。采用Eagle364集成电路测试设备,完成了各个关键参数测试电路的开发,针对nV级别噪声参数测试进行了研究。在产品封装后进行了关键参数测试。最终验证测试结果满足设计需要。
张震[4]（2019）在《高速光通信接收机前端与时钟数据恢复电路研究与实现》文中研究表明自20世纪80年代光通信系统被广泛部署以来,人均全球电信容量和人均世界数据存储容量分别以每34个月和每40个月的速度翻倍。由于超大规模数据中心、云计算、物联网、5G通信等应用的推动,全球年度数据总量预计将在2025年达到175 ZB;另一方面,数据中心内部流量仍占全球数据中心IP流量的绝大部分。因此,多种格式、海量、频繁更新的数据对数据中心机架间和机架内光互连接口设计（覆盖超过100米的传输距离）提出更高要求,其中传输容量即将超过当前的100-Gb/s标准。论文研究了高速光互连接口,特别是光接收机前端（包括线性均衡器）以及时钟和数据恢复电路的设计难点和指标权衡。在此基础上提出若干新技术和电路结构,并设计了三款芯片进行流片验证。论文从理论上分析了SiGe HBT的fT、fMAX和MIN对偏置电流密度的依赖关系,并进行仿真验证,从而提出了一种综合优化晶体管偏置电流的方法。此外,还研究了电感、传输线和电容等高速互连结构的损耗机制和集总参数模型,提出了精确提取互连结构寄生参数的方法。论文研究了高速、高增益和低噪声光接收机前端设计的技术难点,比较了现有拓扑结构的优缺点,重点推导了共基-并联反馈跨阻放大器的输入参考噪声电流功率谱密度的完整解析表达式,并提出了一种噪声优化方法。此外,提出了一种新型可变增益放大器,并辅以自动增益控制环路,自适应地提升了后置放大级的线性度。在此基础上,设计了一款基于0.13-m SiGe工艺的56-Gb/s高增益、低噪声接收机前端芯片,芯片已成功流片并通过测试验证,其中裸片面积0.9×0.6 mm2。实测结果显示平均输入参考噪声电流密度为14.54 pA/（?）,带宽为31 GHz,最大跨阻增益为71 dBΩ。结果表明,该芯片不仅减轻了带宽和稳定性对输入电容的依赖性,从而同时满足宽带宽和高跨阻增益的要求,而且实现了低噪声设计。论文研究了连续时间线性均衡器的频率特性和自适应均衡方法,综合了基于高/低通滤波的频谱平衡自适应技术以及功率检测与误差比较技术,提出一种新型自适应电路结构,简化了自适应环路,并节省了芯片版图面积和功耗。研究了利用带隙基准和低压差稳压器组成的片上电源管理电路进行电源噪声抑制技术。在此基础上,设计了一款基于0.13-m SiGe工艺的高电源抑制10-Gb/s连续时间线性自适应均衡器芯片。后仿真结果表明,在4-MHz带宽内,片上电源管理电路使得电源噪声抑制有超过30 dB的显着提升。芯片已成功流片并通过封装测试,其中裸片面积0.9×0.85 mm2,采用12-引脚QFP封装。实测结果显示均衡后的眼宽为0.6 UI,并且误码率小于10-3时,光灵敏度达到-30 dBm。论文研究了二阶与三阶Bang-bang环路滤波器参数对稳定因子及抖动容限的影响,并以此为依据综合优化环路参数。讨论了发射极耦合与电流模逻辑单元的设计方法。研究了版图设计中高速信号路径的延时控制与高速信号反射降低技术。与传统螺旋电感相比,在VCO中使用RF传输线构造谐振腔可以减小VCO以及整个芯片的版图面积,且不会牺牲性能。在此基础上,针对100-Gb/s光互连接口应用,研究了三阶II型Bang-bang锁相环结构,实现了基于0.13-m SiGe工艺的超低抖动25-Gb/s全速率时钟与数据恢复芯片,其中核心电路版图面积为0.48 mm2。芯片实测恢复出时钟RMS抖动为750 fs,峰峰值抖动仅为3.46 ps。
常建光[5]（2019）在《40纳米CMOS器件的应变技术与器件工艺研究》文中研究说明当MOSFET晶体管的栅长缩小到90nm技术节点以下,器件的电流驱动能力严重退化、漏电现象日趋严重,通过缩小器件尺寸来提升器件性能的方法变得越来越低效。硅应力工程作为一种有效的性能助推器,它通过提高载流子迁移率来增强器件驱动电流,已经被广泛应用于90 nm以下节点的纳米小尺寸器件。本文基于45nm标准CMOS工艺主要对应力记忆技术（SMT）和嵌入式SiGe源/漏极技术（eSiGe S/D）的工艺和器件物理进行了深入的研究工作,通过探索新的应力增强的工艺方法和最优的工艺条件来提高MOSFET的性能,主要创新成果如下:（1）研究了基于栅极应力记忆技术（SMT2）的NFET器件工艺实现,分析了SiN薄膜淀积温度和后处理工艺对应力大小的影响,提出了一种综合低温淀积、紫外光固化和高温快速热退化的新方法来实现SiN薄膜应力的最大化,提高SMT2NFET器件的驱动电流,减小其关断电流。通过对比分析300℃、350℃、400℃和480℃淀积的SiN薄膜的实验结果,本文发现较低的淀积温度使SiN薄膜具有多孔性,在后续的高温快速退火过程中有助于SiN薄膜中的H向外析出,从而降低了 SiN薄膜中残余的H含量,增强了 SiN薄膜的应力。另一方面,本文研究发现紫外光固化可以打断SiN中Si-H键和N-H键,重新生成Si-N键,通过后续的高温快速热退火可以进一步增强SiN的应力。实验结果表明SiN薄膜采用300℃较低的淀积温度,并依次进行紫外光固化和快速热退火后处理,SiN薄膜的应力达到了 1.7GPa。在Vdd=1 V和Ioff=100 nA/μm条件下NFET最大驱动电流达到了Ion=850 μA/μm,相比于采用480℃淀积SiN的NFET器件,平均驱动电流增加了10%左右。（2）研究了基于源/漏极应力记忆技术（SMT1）的NFET器件工艺实现,提出了一种在SiN薄膜淀积前先形成一层SiO2缓冲层的新方法,不但增强了 SiN薄膜的应力而且减小了SiN薄膜直接淀积对器件表面的损伤,降低了器件的衬底漏电流。实验结果表明通过优化SiN薄膜的淀积温度,采用额外的SiO2缓冲层工艺后NFET器件的驱动电流比无缓冲层的NFET器件提高了5%,比无应力记忆技术的NFET器件提高了11%。实验研究还表明SMT1技术中SiN薄膜淀积后应采用低温退火条件,然而过度退火会导致应力释放,造成电子迁移率降低,引起驱动电流增益减小。SiN淀积后进行550℃低温炉管热退火能够满足SMT1的应力要求,10分钟较短时间退火可得到SMT1应力最大化。另一方面,由于SiN薄膜在器件沟道引入了张应力而造成PFET性能发生退化。为此,论文提出了一种在覆盖PFET器件的SiN薄膜中选择性注入Ge离子的新方法,通过Ge离子的物理轰击效应破坏Si-N键,通过降低SiN应力来减小对PFET器件的影响。实验结果表明采用该方法并进行紫外光固化后SiN薄膜的应力减小了27%。相对于传统的选择性刻蚀PFET器件SiN的工艺,该方法工艺简单,具有低成本的优势。（3）研究了嵌入式SiGe S/D PFET器件的Ni硅化物工艺实现,分析了器件性能退化的物理机理,提出了一种基于Si帽层与预非晶化注入工艺（PAI）相结合的镍硅化物新工艺,显着地提高了 eSiGe S/D PFET器件的可靠性。传统镍硅化物工艺（Ni-only）增大了 PFET器件的漏极/衬底结的泄漏电流和源/漏极串联电阻。通过对比Ni-only、Ni-PAI、Ni-Si cap和Ni-PAI-Si cap四种硅化物工艺的实验结果,本文发现漏结BTBT高电场和锗硅化物团聚现象导致了传统镍硅化物工艺的泄漏电流增大,而NiSi/SiGe界面上局部的锗硅化物团聚造成界面粗糙是源/漏极串联电阻增大的主要原因。实验发现采用硅帽层的镍硅化物（Ni-Si cap）工艺可以改善NiSi薄膜的团聚效应和降低漏结的泄漏电流。实验进一步发现在传统镍硅化物工艺中加入PAI工艺（Ni-PAI）可以使硅化物表面变得非常光滑、均匀,减小硅化物薄膜的体电阻。本文最后采用PAI注入和Si帽层相结合的新镍硅化物工艺（Ni-PAI-Si cap）,不但使漏结的泄漏电流降低约了 1个数量级而且使源/漏区体电阻从70Ω/□显着降低到16Ω/□。此外,源/漏区串联电阻的减小和空穴迁移率提高也改善了PFET器件的饱和驱动电流IDS（sat）,使饱和驱动电流提升了 20%。
周志辉[6]（2019）在《低噪声低压差线性稳压器的研究与设计》文中进行了进一步梳理在电子产品小型化趋势下,芯片面积不断地缩减,芯片的工作电压也在不断地降低,这就导致噪声影响变得更加突出。电源管理芯片对于整个系统的稳定性以及精度等起到了决定性的作用,作为其中一种分类,线性稳压器因为其结构简单、噪声特性好等特点,在噪声要求严格的应用环境中常常被广泛采用。另外在工艺上,双极型工艺与MOS工艺相比具有更小的失调电压和更优良的噪声特性,驱动能力上双极型工艺也比MOS工艺好,因此,很多线性稳压器都采用双极型工艺来实现。本文通过对线性稳压器的相关理论以及噪声特性的研究,采用2μm 40V BJT工艺设计了一款低噪声低压差线性稳压器芯片XD1964。本文主要研究内容总结如下:1.本文设计的电路将传统电压基准模块中的放大器与环路中的误差放大器进行了整合,使电路结构变得更加简单。在一定程度上减少了噪声源,有利于降低电路噪声。2.整个环路采用密勒补偿的方式,将电路的主极点设置在第一级放大器的输出端,稳压器的输出端极点移到高频位置成为次极点。如此一来,可以大大降低芯片片外电容的容值,得到更高的集成度。3.通过对主要噪声源的研究与公式推导,确定影响噪声特性的主要器件,并在电路设计中优化这些器件的参数实现降噪的目的,同时,电路中还设计了一个外接旁路电容的端口,其作用是对稳压器的输出进行低通滤波,得到更低的输出噪声。4.设计过温保护和过流保护模块防止芯片在非正常情况下损坏,其中过温保护设置了一定的迟滞量,防止电路工作状态在过温阈值附近频繁跳变。5.完成电路版图设计,并在版图设计过程中针对每一个PAD引脚进行ESD保护处理,保证芯片的可靠性。同时,输出级功率管版图设计时,采用深N+扩散形成晶体管的集电极,从而使功率管集电极电阻最小化。本文设计的电路实现了宽输入电压范围,工作电压为-6V-20V,输出-5V稳定电压,最大负载电流为-200mA。借助Cadence仿真软件平台对本文设计电路进行环境的搭建和仿真,通过仿真验证,电路的电源抑制比在低频时达到52dB,整个环路低频增益高达76dB,空载情况下静态电流47μA。通过外接旁路电容的降噪方式,在10Hz到100kHz的带宽范围内,电路的总输出噪声为22μV。版图设计过程中采用两层金属布线,最终版图面积为1030μm×1520μm。
周德华[7]（2018）在《CMOS温度传感器电路的设计》文中进行了进一步梳理近些年来,在芯片设计中,温度逐渐成为一个重要的参数。这是因为随着超大规模集成电路的发展,CMOS芯片工艺的特征尺寸逐年减小同时集成度逐年增加,导致集成电路中的功率密度升高,系统的可靠性降低,所以片上温度的检测就变得愈加重要。在温度升高情况下,CMOS工艺中元器件的性能所受到的影响也更加显着,因此,随着工作温度的变化,元器件性能的变化研究也越发重要。课题研究并设计了一款温度传感器芯片。设计方案完全由CMOS元件构成,用于感知芯片温度,输出的结果为十一位数字信号。设计方案是根据MOSFET的阈值电压随温度的上升而线性降低的性质设计的。在论文中,对MOSFET的阈值电压和迁移率进行了建模推导,确定了阈值电压保持线性变化的温度范围以及MOSFET迁移率随温度变化的情况,以此为依据,选择了阈值电压变化作为感温原理进行温度传感器的设计。同时,这种原理设计的方案相对于传统的利用晶体管基极-射极电压差?Vbe作为测温基本物理量的方案,工作电流小,采用的工艺成本低,在CMOS芯片中有更高的适用性。电路由温度测量单元、VCO和计数电路三部分构成。其中温度测量单元用于输出一个仅与温度有关的变化量,在此设计方案中就是器件的阈值电压,因此又将这一模块称为阈值电压获取电路,该电路用于保证在温度范围内,输出的电压线性变化,而不会因为电路中MOSFET的工作区变化导致非线性的输出变化;VCO由反相器构成,用于将阈值电压变化为频率信号,以便于下一级电路对信号进行处理;计数电路用于对频率信号计数,得到十一位的数字输出。电路采用1.8V的电源电压,利用Cadence软件和tsmc018工艺库进行仿真设计。后仿结果为,在0℃到150℃的温度范围内电路经过单点校正以后,分辨率可以设置为0.15℃,精度可以达到0.5℃。模拟部分误差为12%,数字部分误差为量化误差,达到50%,设计方案功耗低于10μW,设计尺寸为300μm×590μm。所以,设计的电路芯片方案有望应用于便携式仪器中。
梅征[8]（2018）在《三维集成电路中硅通孔电磁特性分析与优化》文中指出随着集成电路技术节点的每次更新换代,它的性能和集成度都有所提升。但是当晶体管的物理尺寸逼近极限时,短沟道效应、量子效应、光刻难度以及不断上升的功耗和散热等问题,都将严重制约着平面二维集成电路的发展,使摩尔定律受到越来越多的挑战。因此平面二维集成电路已经无法满足集成电路的快速发展要求。基于TSV的三维集成电路被视为延续摩尔定律的有效方法之一。通过将多个不同功能的电路模块或者芯片通过键合在一起形成堆叠结构,能够有效减少互连延迟和功耗,提高I/O互连密度并能实现异质集成,因此应用前景乐观,被视为是未来三维集成电路发展的主流方向。但是基于TSV的三维集成电路目前仍然面临着许多挑战,还有一些问题亟待解决。比如,基于TSV的等效电路模型还不够完善、TSV之间的电磁串扰模型还不够精确,以及阵列TSV的噪声干扰还比较严重。因此本文针对以上问题,围绕三维集成电路中TSV的电磁特性、等效模型、串扰噪声、阵列布局优化等方面进行了研究,并取得了以下研究成果:1、提出了一种同轴环形TSV结构的等效电路模型,用于分析基于该结构组成的三维电路特性。利用电流连续性方程和贝塞尔函数,求解同轴环形TSV结构中的电流密度,提取等效寄生电阻、电感。通过考虑硅衬底的复电导率及全耗尽假设,提取等效寄生电容和电导。从而体现了高频下的趋肤效应以及硅衬底的半导体损耗特性。所推导的公式与三维电磁场仿真软件相比,在宽频带范围内,不仅吻合良好而且计算速度更快。此外,通过改变几个关键的物理参数分析了同轴环形TSV的电阻、电感、电容和电导的变化趋势以及影响S参数的关键因素,不仅验证了所提模型的准确性,同时为优化电路设计提供指导。2、提出了一个位于堆叠的两层硅衬底内的锥形TSV之间的耦合电感模型。分别根据电磁理论中的磁通量密度和磁矢位的概念,利用泰勒多项式展开定理,推导出耦合电感的计算公式。并且计算结果与ANSYS HFSS仿真结果吻合良好。同时当圆锥TSV倾角等于90°时,该公式可以简化成圆柱电感计算公式。并且当锥形TSV处在相邻衬底层或者同一衬底层内的不同情况时,只需改变公式中相应的变量即可实现求解。该公式也可以同时计算TSV之间的互感和自感,从而相比其他文献具有较高的通用性和优越性。由于该公式可以用于估算层间TSV之间的电感耦合,因此有助于设计人员全面考虑多层电路内的噪声分布。3、提出了TSV与再分布层（Re-Distribution Layer,RDL）之间的等效串扰模型,基于圆柱导体累积模基函数和标量电势积分方程的方法计算了TSV与相邻RDL之间的耦合电容。并利用分段近似法和双指数变换法,将复杂的多重积分简化成求和计算,保证精度的同时提高了计算效率。通过分析耦合电容随物理参量扫描的变化趋势验证了模型的准确性和高效性。另外,研究了基于地-信号-信号-地形式的几种不同TSV结构的耦合电容和串扰噪声,指出在分析电路时不能忽略TSV与RDL之间的串扰,否则容易高估电路性能。尤其在分析具有长互连线的大规模阵列TSV等复杂电路时,忽略他们之间的耦合可能会导致信号传输出错。4、研究了阵列TSV之间的电磁串扰,提出了一种差分形式的信号-地TSV交错式布局结构,并分析了单层衬底下不同数量的信号TSV之间的相互串扰,指出与传统的单端信号布局结构和差分信号布局结构相比,串扰噪声分别改善60%和21%。另外,考虑多层衬底堆叠,提出了一种扭链式TSV结构。通过将上、下层差分信号反向交叉偏移,抵消了远端的感性耦合。相比信号在衬底间直通的情况,串扰最大改善25%。并且该结构对于奇数层的衬底堆叠,串扰改善效果更加明显。本文在基于TSV的三维集成电路的电磁特性分析、等效电路模型、容性、感性串扰以及阵列性能优化等方面,具有较重要的参考价值和学术意义。
陶万军[9]（2018）在《植入式神经肌肉功能电刺激电子系统设计与实验研究》文中认为脊髓损伤（Spinal Cord Injury,SCI）导致损伤部位以下的运动和感觉功能的丧失,因而也经常导致膀胱功能部分或完全的丧失。SCI患者往往同时面临着膀胱贮尿和排尿双重功能障碍,如果不及时治疗最终可能导致肾衰竭,这也是导致SCI患者后期死亡的第一位原因。SCI后膀胱功能障碍的患者数目众多、发病率高,严重影响患者的生活质量、心理和社会交往,对患者家庭和社会造成沉重的经济负担。因此,恢复与重建SCI患者的膀胱功能,对于提高这些患者的生活质量、降低死亡率具有十分重要意义。胃食管反流病（Gastro-esophageal Reflux Disease,GERD）被定义为胃内容物反流入食管,导致一系列的不适症状和（或）并发症的一种疾病。GERD是全世界最常见的消化道疾病之一,而且在人群中发病率高。据统计,全世界范围内,大约有2.5亿个GERD患者。GERD不仅严重影响患者的生活质量,还造成了沉重的经济和社会负担,其治疗方法也成为了全世界关注和研究的热点。基于课题组前期实行的“先外周后中枢”和“先体外后体内”研究路线,目前肌电桥（EMGB）系统（“体外”）已进入临床认证阶段,所以在前期的工作基础上,本文主要围绕应用于SCI后膀胱功能重建和治疗GERD相关的植入式（“体内”）神经肌肉电刺激电子系统设计以及实验开展研究。主要研究内容如下:1)电极配置选择和刺激波形参数优化实验研究。通过实验探索合适的电极配置和刺激参数,旨在不改变系统的软硬件设计的前提下,进一步地提高刺激器的性能。为此,本文讨论不同电极配置、不同脉宽比和不同IPG（Interphase Gap）对神经电刺激的影响,为植入NMES系统电路系统设计提供实验指导。2)用于膀胱功能控制的神经刺激器电路设计。采用集成电路设计的方法设计刺激器,能够产生满足治疗SCI后膀胱功能障碍的刺激脉冲。刺激器电路设计主要包括DAC、电流驱动电路和开关网络电路。3)用于膀胱功能重建的神经信号探测前端电路设计。采用集成电路设计的方法设计神经信号探测前端电路,用于骶神经神经信号探测,识别膀胱状态信息。探测前端电路设计主要包括OTA设计和反馈伪电阻设计。另外,从理论上分析神经探测前端的噪声。4)体内无源型食管下括约肌电刺激系统设计和实验研究。基于信号无线跨皮传输技术,设计用于治疗GERD的体内无源型食管下括约肌电刺激系统。然后,利用生物相容性材料对系统的体内部分进行封装,并对封装后系统的信号特性和位置失匹配进行测试。最后,利用所设计的系统进行LES电刺激实验和体内植入实验,验证系统的安全性和有效性。本文所涉及的创新点如下:1)研究不同电极配置、不同脉宽比和不同IPG对神经电刺激的影响,得出以下结论:纵向三极电极配置所需的刺激阈值电流最低,这一点对植入式刺激器的低功耗设计非常有利;横向电极配置的选择性比纵向配置的好,因为横向电极配置拥有较大的动态范围可供调节。从肌肉力量精细控制角度考虑,横向电极配置更适合。脉宽比为1:6的非对称双相电荷平衡脉冲很好地结合单相脉冲阈值低和双相脉冲电荷平衡二者的优点。为了使随后的阳极相不影响阴极相所引起的动作电位的传播,需要在两个刺激相间加个IPG,实验得到阴极脉宽为50μs时最佳的IPG为300μs,因为此时具有较低的阈值,同时还获得较大的最大EMG响应幅度和最大的动态范围。这些结论为植入NMES系统电路系统设计提供了实验指导。2)刺激器一方面采用电流型DAC和电流驱动直接实现电流模式刺激,不需要电压-电流转换电路,显着地降低了刺激器的功耗;另一方面采用同一个电流源和一个开关网络来实现双相刺激电流脉冲,消除了用两个独立电流源分别生成阴极和阳极电流,节省了芯片面积且减少了控制信号互连线。另外,采用对称可调的共源共栅电流镜作为电流驱动电路。该方法结合了压控电阻技术和电流镜的线性两者的优点,能够获得高的电压容限和高的输出阻抗,确保有效地发送电荷到生物组织上。3)神经探测前端电路采用了两级全差分电容赖合的运放结构。全差分结构具有高的共模抑制比和高的电源抑制比,能够抑制共模噪声和源自电源纹波和数字电路干扰。采用两级信号放大是为了获得足够大的增益,且保证良好的线性度。采用电容耦合放大器结构是了隔断电极-组织接口电化学反应引起的直流偏移。第一级采用套筒式共源共栅结构运放降低系统的噪声,而第二级采用折叠共源共栅结构优化摆幅。与先前研究相比,该神经信号探测前端电路具有低噪声、低功耗等优点。4)设计了一种体内无源型食管括约肌电刺激系统。该系统采用信号无线跨皮传输技术,刺激信号是通过体外发射电路经线圈耦合的方式传输到体内,具有电路结构简单、系统可靠性好、体积小、寿命长和成本低的特点。体内设计成无源的结构,解决了传统植入式器件电池供电所带来的问题。另外,医生可依据患者的情况,通过无线程序控制及时有效地调整刺激参数,以便对不同患者进行个性化的治疗。
王耀华[10]（2017）在《电力系统用3300V-50A IGBT芯片设计与制备》文中指出在电力系统中应用的电力电子器件自上世纪60年代以来,经历了从半控型器件、电流控制型全控型器件和电压控制型全控型器件三个发展阶段,对器件的综合性能也提出了更高的要求。绝缘栅双极晶体管（IGBT）是目前为止最为理想的电力电子开关器件,在电力系统尤其是智能电网领域应用越来越广泛,本文针对电力系统的应用需求的3300V IGBT芯片进行研究,完成的主要工作包括:（1）研究了3300V IGBT元胞结构的设计方法,重点包括衬底材料、纵向结构和元胞结构布局;优化了IGBT元胞尺寸,设计了影响阈值电压的P-well注入剂量,分析了背面P+集电区掺杂浓度对静态特性和动态特性影响。（2）研究了3300V IGBT终端设计技术,分析对比不同结终端结构的优劣,选择多级场板作为本课题的设计方案;仿真分析了N-ring的设置、N-ring和P-ring的注入剂量与结深对终端耐压的影响,取得设计优值;并针对实际工艺过程中容易偏差的金属场板长度和Si/SiO2界面电荷进行仿真分析,设计出一款阻断电压超过4000V的高压终端结构。（3）围绕3300V IGBT芯片实现工艺的需求,研究了IGBT芯片制造过程中的Spacer形成、沟槽孔刻蚀和背面P+激活等关键工艺,并制定了芯片制造的全工艺流程;利用版图绘制工具软件,将TCAD仿真的结构参数设计转化为芯片加工可以识别的版图。本课题成功开发的3300V-50A IGBT芯片的主要结构和工艺流程均为自主开发,实现芯片耐压4300V以上,通态压降为3.63.8V,阈值电压为5.5V,性能指标均满足支持本课题研究的项目考核指标要求,并顺利通过了168小时的HTRB和HTGB可靠性考核。
二、SIT、MOS兼容型工艺和运算LSI（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、SIT、MOS兼容型工艺和运算LSI（论文提纲范文）
（1）战后科技革命推动日本产业升级研究 ——基于创新体系的视角（论文提纲范文）
| 答辩决议书 |
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 选题背景及研究意义 |
| 1.1.1 选题背景 |
| 1.1.2 研究意义 |
| 1.2 文献综述 |
| 1.2.1 国内研究现状 |
| 1.2.2 国外研究现状 |
| 1.2.3 国内外研究述评 |
| 1.3 研究框架与研究方法 |
| 1.3.1 研究框架 |
| 1.3.2 研究方法 |
| 1.4 研究中的创新与不足 |
| 第2章 科技革命推动产业升级的一般分析 |
| 2.1 科技革命的概念与研究范围界定 |
| 2.1.1 科技革命的概念 |
| 2.1.2 战后科技革命研究范围的界定 |
| 2.2 科技革命推动下产业升级的内涵及研究范围界定 |
| 2.2.1 科技革命推动下产业升级的内涵 |
| 2.2.2 科技革命推动产业升级的研究范围界定 |
| 2.3 科技革命推动产业升级的理论基础 |
| 2.3.1 熊彼特创新理论 |
| 2.3.2 技术经济范式理论 |
| 2.3.3 产业技术范式理论 |
| 2.4 本章小结 |
| 第3章 科技革命推动产业升级:基于创新体系视角的分析框架 |
| 3.1 科技革命推动产业升级的机理 |
| 3.1.1 科技革命推动产业升级的经济本质:技术经济范式转换 |
| 3.1.2 科技革命推动产业升级的传导机制:“催新”与“改旧” |
| 3.2 创新体系相关理论 |
| 3.2.1 国家创新体系理论 |
| 3.2.2 部门创新体系理论 |
| 3.3 以创新体系为切入点的分析视角 |
| 3.3.1 国家创新体系与技术经济范式匹配性分析视角 |
| 3.3.2 部门创新体系与产业技术范式匹配性分析视角 |
| 3.4 本章小结 |
| 第4章 战后科技革命推动日本产业升级的历程与背景 |
| 4.1 科技革命推动日本产业升级的历程 |
| 4.1.1 战前科技革命成果推动下日本产业的“重化型”化(20世纪50-60年代) |
| 4.1.2 战后科技革命推动下日本产业的“轻薄短小”化(20世纪70-80年代) |
| 4.1.3 战后科技革命推动下日本产业的“信息”化(20世纪90年代后) |
| 4.2 战后科技革命推动日本产业升级的背景 |
| 4.2.1 重化型产业结构的局限性日渐凸显 |
| 4.2.2 世界性科技革命的爆发为日本提供了机遇 |
| 4.2.3 日本经济的高速增长奠定了经济基础 |
| 4.2.4 日本的“引进消化吸收再创新”战略奠定了技术基础 |
| 4.3 本章小结 |
| 第5章 战后科技革命推动日本产业升级:基于国家创新体系的分析 |
| 5.1 技术经济范式转换的载体:日本国家创新体系 |
| 5.2 科技革命推动日本产业升级中政府支持创新的行为 |
| 5.2.1 传递最新科技情报并辅助企业引进技术 |
| 5.2.2 适时调整科技发展战略和产业结构发展方向 |
| 5.2.3 制定激励企业研发的经济政策和专利保护制度 |
| 5.2.4 采取措施加速新技术产业化的进程 |
| 5.2.5 改革教育体制并强化人才引进制度 |
| 5.3 科技革命推动日本产业升级中企业的创新行为 |
| 5.3.1 注重提升自主创新能力 |
| 5.3.2 遵循技术创新的“现场优先主义”原则 |
| 5.3.3 实行考虑市场因素的“商品研制、推销一贯制” |
| 5.3.4 将资金集中投向开发研究和创新链的中下游环节 |
| 5.3.5 重视对在职人员的科技教育和技术培训 |
| 5.4 科技革命推动日本产业升级中大学和科研机构的创新行为 |
| 5.4.1 从事与产业技术密切相关的基础和应用研究 |
| 5.4.2 重视通识教育和“强固山脚”教育 |
| 5.4.3 培养了大量的理工类高科技人才 |
| 5.5 科技革命推动日本产业升级中的创新主体联盟 |
| 5.5.1 产学官联合攻关尖端技术 |
| 5.5.2 建立能够促进科技成果转化的中介机构 |
| 5.5.3 联合培养和引进优秀人才 |
| 5.6 日本国家创新体系与技术经济范式的匹配性评析 |
| 5.6.1 日本国家创新体系与微电子技术经济范式相匹配 |
| 5.6.2 “追赶型”国家创新体系与“应用开发型”技术经济范式相匹配 |
| 5.7 本章小结 |
| 第6章 战后科技革命催生日本主要新兴产业:基于部门创新体系的分析 |
| 6.1 新兴产业技术范式的形成与日本部门创新体系 |
| 6.2 微电子技术催生下日本半导体产业的兴起和发展 |
| 6.2.1 微电子技术产业化中政府支持创新的行为 |
| 6.2.2 微电子技术产业化中企业的创新行为 |
| 6.2.3 微电子技术产业化中科研机构的创新行为 |
| 6.2.4 微电子技术产业化中的创新主体联盟 |
| 6.2.5 微电子技术产业化中的需求因素 |
| 6.3 计算机技术催生下日本计算机产业的兴起与发展 |
| 6.3.1 计算机技术产业化中政府支持创新的行为 |
| 6.3.2 计算机技术产业化中企业的创新行为 |
| 6.3.3 计算机技术产业化中的创新主体联盟 |
| 6.3.4 计算机技术产业化中的需求因素 |
| 6.4 日本部门创新体系与新兴产业技术范式形成的匹配性评析 |
| 6.4.1 部门创新体系与半导体产业技术范式形成相匹配 |
| 6.4.2 部门创新体系与计算机产业技术范式形成相匹配 |
| 6.4.3 部门创新体系与新兴产业技术范式形成相匹配 |
| 6.5 本章小结 |
| 第7章 战后科技革命改造日本主要传统产业:基于部门创新体系的分析 |
| 7.1 科技革命改造传统产业的本质:传统产业技术范式变革 |
| 7.2 微电子技术改造下日本工业机器自动化的发展 |
| 7.2.1 工业机器自动化中政府支持创新的行为 |
| 7.2.2 工业机器自动化中企业的创新行为 |
| 7.2.3 工业机器自动化中的创新主体联盟 |
| 7.2.4 工业机器自动化中的需求因素 |
| 7.3 微电子技术改造下日本汽车电子化的发展 |
| 7.3.1 汽车电子化中政府支持创新的行为 |
| 7.3.2 汽车电子化中企业的创新行为 |
| 7.3.3 汽车电子化中的创新主体联盟 |
| 7.3.4 汽车电子化中的需求因素 |
| 7.4 日本部门创新体系与传统产业技术范式变革的匹配性评析 |
| 7.4.1 部门创新体系与工业机器产业技术范式变革相匹配 |
| 7.4.2 部门创新体系与汽车产业技术范式变革相匹配 |
| 7.4.3 部门创新体系与传统产业技术范式变革相匹配 |
| 7.5 本章小结 |
| 第8章 创新体系视角下战后科技革命推动日本产业升级的经验与教训 |
| 8.1 战后科技革命推动日本产业升级的经验 |
| 8.1.1 构建了与微电子技术经济范式相匹配的国家创新体系 |
| 8.1.2 重视创新体系的层级性和差异性建设 |
| 8.1.3 加速推进新兴产业技术范式的形成 |
| 8.1.4 借力科技革命的“双重性质”推动新旧产业协调发展 |
| 8.2 战后科技革命推动日本产业升级的教训 |
| 8.2.1 创新体系的基础研究能力不足 |
| 8.2.2 创新体系不利于颠覆性技术创新的产生 |
| 8.2.3 政府主导下的大型研发项目模式存在定向失误的弊端 |
| 8.3 本章小结 |
| 第9章 创新体系视角下战后科技革命推动日本产业升级对我国的启示 |
| 9.1 新一轮科技革命给我国产业升级带来的机遇 |
| 9.1.1 为我国产业升级提供“机会窗口” |
| 9.1.2 为我国新兴产业“追跑”“齐跑”与“领跑”的并行发展提供机遇 |
| 9.1.3 为我国传统制造业的高质量发展创造了机会 |
| 9.2 构建与新一轮科技革命推动产业升级相匹配的创新体系 |
| 9.2.1 构建国家创新生态体系 |
| 9.2.2 重视部门创新体系的“产业间差异性” |
| 9.2.3 形成与新兴产业技术范式相匹配的部门创新体系 |
| 9.2.4 建设能够促进传统产业技术范式演化升级的部门创新体系 |
| 9.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间的科研成果 |
| 致谢 |
（2）高速高密度电路互连结构的传输特性研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景及选题意义 |
| 1.2 国内外研究现状与选题研究目标 |
| 1.2.1 研究现状 |
| 1.2.2 面临挑战与发展趋势 |
| 1.3 论文的主要内容和结构 |
| 2 典型互连结构的基础理论 |
| 2.1 互连线的传输理论模型 |
| 2.1.1 平面电磁波 |
| 2.1.2 互连结构的基本传输特性 |
| 2.1.3 互连线的RLGC传输模型 |
| 2.2 互连线的RLGC模型计算 |
| 2.2.1 互连线RLGC模型参数理论计算 |
| 2.2.2 互连线RLGC模型的端口网络分析 |
| 2.3 典型结构互连线的RLGC模型 |
| 2.4 本章小结 |
| 3 印刷电路板上微米级平行结构互连线电磁串扰特性研究 |
| 3.1 引言 |
| 3.2 平行互连线串扰模型的构建与解析 |
| 3.2.1 互连线结构分布参数的RLGC模型 |
| 3.2.2 分布式RLGC等效电路模型的解析 |
| 3.3 微米级平行结构串扰特性的仿真模型 |
| 3.3.1 带测试结构的平行互连线设计方案 |
| 3.3.2 理论分析有/无测试结构对平行互连线传输特性影响 |
| 3.3.3 仿真分析有无测试结构对平行互连线传输特性影响 |
| 3.4 微米级平行互连线电磁传输特性 |
| 3.4.1 微米级与毫米级平行互连线串扰特性的不同点 |
| 3.4.2 不同介质层微米级平行互连线的串扰特性 |
| 3.4.3 不同制作工艺的微米级平行互连线有不同阻抗特性 |
| 3.5 微米级平行互连线的串扰特性 |
| 3.5.1 互连线线间距对串扰的影响 |
| 3.5.2 互连线线长度对串扰的影响 |
| 3.5.3 互连线线宽度对串扰的影响 |
| 3.6 本章小结 |
| 4 印刷电路板上微米级平行结构互连线电磁串扰特性测试 |
| 4.1 引言 |
| 4.2 测试实验方案分析 |
| 4.2.1 加工与测试方案分析 |
| 4.2.2 不同负载匹配的平行互连线串扰测试与分析 |
| 4.2.3 串扰频域传输特性相关性 |
| 4.2.4 微米级、毫米级平行互连线的串扰测试 |
| 4.3 平行结构互连线的串扰测试性能分析 |
| 4.3.1 互连线线间距对串扰的影响 |
| 4.3.2 互连线线长度对串扰的影响 |
| 4.3.3 互连线线宽度对串扰的影响 |
| 4.4 本章小结 |
| 5 印刷电路板上过孔型互连结构电磁传输特性研究 |
| 5.1 引言 |
| 5.2 过孔互连结构模型的构建 |
| 5.2.1 空中源区强电磁脉冲干扰环境的模拟 |
| 5.2.2 空中源区强电磁脉冲耦合过孔型电磁防护结构 |
| 5.2.3 电路间的过孔型电磁滤波互连结构 |
| 5.3 过孔互连结构的电磁防护及滤波特性仿真分析 |
| 5.3.1 独立过孔结构 |
| 5.3.2 过孔加载枝节谐振器 |
| 5.4 本章小结 |
| 6 印刷电路板上过孔型互连结构电磁滤波特性测试 |
| 6.1 引言 |
| 6.2 过孔互连结构电磁滤波电路的实验方案 |
| 6.3 过孔型互连结构滤波器 |
| 6.3.1 过孔加载枝节互连结构滤波器的设计分析 |
| 6.3.2 过孔加载枝节互连结构滤波器的加工测试 |
| 6.4 本章小结 |
| 7 集成电路中微米级互连结构电磁辐照效应研究 |
| 7.1 引言 |
| 7.2 分段结构互连线辐照模型 |
| 7.2.1 连续结构互连线辐照模型的构建 |
| 7.2.2 构建辐照仿真平台模型 |
| 7.2.3 互连线RLGC电路模型的解析 |
| 7.3 分段结构电磁辐照模型的设计 |
| 7.4 互连线分布参数电路模型的电磁辐照特性 |
| 7.4.1 互连线结构参数与辐照相关影响 |
| 7.4.2 辐照对有效传输信号互连线的等效线长影响 |
| 7.4.3 分段结构互连线分布参数辐照特性分析 |
| 7.5 本章小结 |
| 8 总结与展望 |
| 8.1 全文工作总结 |
| 8.2 进一步研究的展望 |
| 参考文献 |
| 作者简历及攻读博士学位期间取得的研究成果 |
| 学位论文数据集 |
（3）高精度低噪声轨到轨运算放大器设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景和意义 |
| 1.2 高精度低噪声轨到轨运放国内外发展情况 |
| 1.3 本论文主要内容和结构安排 |
| 第二章 运算放大器理论基础 |
| 2.1 运算放大器主要种类及特点 |
| 2.1.1 精密集成运算放大器 |
| 2.1.2 高速/宽带集成运算放大器 |
| 2.1.3 低功耗集成运算放大器 |
| 2.1.4 高压功率集成运算放大器 |
| 2.1.5 单电源集成运算放大器 |
| 2.1.6 低噪声集成运算放大器 |
| 2.2 运算放大器一般结构 |
| 2.3 运算放大器设计流程 |
| 2.4 运算放大器电路噪声分析 |
| 2.4.1 热噪声 |
| 2.4.2 散粒噪声 |
| 2.4.3 闪烁噪声 |
| 2.4.4 多级放大电路中噪声模型 |
| 2.4.5 双极电路噪声模型 |
| 2.4.6 差分放大器噪声模型 |
| 2.5 运算放大器失调分析 |
| 2.5.1 精密修调技术分析 |
| 2.6 本章小结 |
| 第三章 运算放大器电路设计 |
| 3.1 电路工作原理简述 |
| 3.2 关键参数设计 |
| 3.3 电路结构设计 |
| 3.3.1 整体电路设计 |
| 3.3.2 低噪声、低失调输入级电路设计 |
| 3.3.3 偏置电路设计 |
| 3.3.4 增益级电路设计 |
| 3.3.5 输出级电路设计 |
| 3.3.6 高精度电路修调及调整方案 |
| 3.4 本章小结 |
| 第四章 运算放大器关键工艺及电路仿真 |
| 4.1 双极工艺参数 |
| 4.2 低噪声双极型晶体管参数设计 |
| 4.3 电路仿真 |
| 4.3.1 输入失调电压 |
| 4.3.2 输入偏置电流和输入失调电流 |
| 4.3.3 输入共模电压范围 |
| 4.3.4 共模抑制比 |
| 4.3.5 大信号电压增益 |
| 4.3.6 输出电压高低电平 |
| 4.3.7 输出电流 |
| 4.3.8 电源抑制比 |
| 4.3.9 电源电流 |
| 4.3.10 压摆率 |
| 4.3.11 增益带宽积 |
| 4.3.12 电压噪声密度 |
| 4.3.13 电压噪声 |
| 4.3.14 电流噪声密度 |
| 4.4 本章小结 |
| 第五章 运算放大器版图设计 |
| 5.1 运算放大器版图设计 |
| 5.2 版图布局说明 |
| 5.3 本章小结 |
| 第六章 封装及测试设计 |
| 6.1 封装结构及工艺设计 |
| 6.2 封装可靠性设计 |
| 6.3 主要参数测试设计 |
| 6.4 nV级噪声参数测试 |
| 6.5 本章小结 |
| 第七章 结论 |
| 7.1 本文的主要贡献 |
| 7.2 下一步工作的展望 |
| 致谢 |
| 参考文献 |
（4）高速光通信接收机前端与时钟数据恢复电路研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 符号与缩略语注释 |
| 第1章 绪论 |
| 1.1 选题背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 光接收机前端研究现状 |
| 1.2.2 时钟与数据恢复研究现状 |
| 1.3 论文组织及创新点 |
| 1.3.1 论文组织 |
| 1.3.2 论文创新点 |
| 第2章 光接收机系统 |
| 2.1 编码和调制 |
| 2.1.1 加扰和编码 |
| 2.1.2 调制格式 |
| 2.2 光纤信道 |
| 2.2.1 损耗 |
| 2.2.2 色散 |
| 2.2.3 非线性 |
| 2.3 光检测器 |
| 2.3.1 P-I-N光检测器 |
| 2.3.2 雪崩光检测器 |
| 2.3.3 光学前置放大P-I-N检测器 |
| 2.3.4 集成光检测器 |
| 2.4 接收机前端系统分析 |
| 2.4.1 接收机模型 |
| 2.4.2 噪声分析 |
| 2.5 时钟与数据恢复结构分析 |
| 2.5.1 Hogge型CDR |
| 2.5.2 Bang-bang型CDR |
| 2.5.3 相位噪声与抖动 |
| 2.6 本章小结 |
| 第3章 高速器件特性分析 |
| 3.1 异质结双极晶体管 |
| 3.2 无源器件 |
| 3.2.1 电感 |
| 3.2.2 传输线 |
| 3.2.3 电容和变容二极管 |
| 3.2.4 高速互连结构参数提取 |
| 3.3 本章小结 |
| 第4章 56-Gb/s低噪声高增益接收机前端研究与实现 |
| 4.1 接收机前端系统结构与设计指标 |
| 4.2 跨阻放大器设计 |
| 4.2.1 跨阻放大器拓扑分析 |
| 4.2.2 跨阻放大器设计 |
| 4.3 后置放大级设计 |
| 4.3.1 可变增益放大器设计 |
| 4.3.2 自动增益控制设计 |
| 4.3.3 输出缓冲级设计 |
| 4.4 版图设计及参数提取 |
| 4.4.1 匹配和对称性 |
| 4.4.2 寄生效应和金属互连结构参数提取 |
| 4.4.3 噪声隔离 |
| 4.4.4 可靠性设计 |
| 4.4.5 AFE芯片版图 |
| 4.5 仿真与测试结果 |
| 4.5.1 测试方案 |
| 4.5.2 直流特性 |
| 4.5.3 频域特性 |
| 4.5.4 时域特性 |
| 4.5.5 噪声特性 |
| 4.5.6 性能比较 |
| 4.6 本章小结 |
| 第5章 高电源抑制 10-Gb/s频谱平衡自适应均衡器研究与实现 |
| 5.1 系统结构分析与设计指标 |
| 5.2 均衡滤波器设计 |
| 5.3 缓冲级设计 |
| 5.4 自适应环路设计 |
| 5.5 带隙基准和LDO设计 |
| 5.5.1 带隙基准设计 |
| 5.5.2 LDO设计 |
| 5.6 版图设计 |
| 5.7 仿真及测试结果 |
| 5.7.1 测试方案 |
| 5.7.2 电源管理模块仿真 |
| 5.7.3 均衡器频域特性 |
| 5.7.4 均衡器时域特性 |
| 5.7.5 均衡器噪声特性 |
| 5.7.6 性能比较 |
| 5.8 本章小结 |
| 第6章 25-Gb/s低抖动全速率时钟数据恢复电路研究与实现 |
| 6.1 系统结构及设计指标 |
| 6.2 时钟数据恢复电路设计 |
| 6.2.1 逻辑单元设计 |
| 6.2.2 电压电流转换器设计 |
| 6.2.3 压控振荡器设计 |
| 6.3 版图设计与参数提取 |
| 6.4 仿真及测试结果 |
| 6.4.1 测试方案 |
| 6.4.2 CDR系统仿真 |
| 6.4.3 压控振荡器仿真 |
| 6.4.4 直流特性 |
| 6.4.5 相位噪声特性 |
| 6.4.6 时域特性 |
| 6.4.7 性能比较 |
| 6.5 本章小结 |
| 第7章 总结与展望 |
| 7.1 论文工作总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 作者攻读博士学位期间的研究成果 |
（5）40纳米CMOS器件的应变技术与器件工艺研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 论文研究意义 |
| 1.4 研究内容与论文组织结构 |
| 参考文献 |
| 第二章 应变硅技术基础 |
| 2.1 硅应变产生原理 |
| 2.2 全局应变硅技术 |
| 2.2.1 应变-弛豫缓冲层结构(Strained Relaxed Buffer, SRB) |
| 2.2.2 绝缘层上应变结构(strained on insulator,SOI) |
| 2.2.3 全局应变硅技术优缺点 |
| 2.3 局部应变硅技术 |
| 2.3.1 双应力衬垫技术(DSL) |
| 2.3.2 应力接近技术(SPT) |
| 2.3.3 应变接触孔刻蚀停止层技术(CESL) |
| 2.3.4 嵌入式SiGe源/漏极技术(eSiGe S/D) |
| 2.3.5 应力记忆技术(SMT) |
| 2.4 本章小结 |
| 参考文献 |
| 第三章 基于栅极应力记忆的NFET工艺与器件物理研究 |
| 3.1 SMT NFET器件工艺制备 |
| 3.1.1 SiN应力膜形成过程 |
| 3.1.2 SMT NFET工艺流程 |
| 3.2 淀积温度对SiN薄膜的影响 |
| 3.2.1 SiN薄膜应力 |
| 3.2.2 多晶硅晶粒尺寸 |
| 3.3 后处理工艺对SiN薄膜影响 |
| 3.3.1 后处理顺序对SiN薄膜厚度与折射率影响 |
| 3.3.2 后处理顺序对氢含量与应力的影响 |
| 3.3.3 两种后处理工艺对比 |
| 3.4 SMT NFET器件电学特性测试与分析 |
| 3.4.1 I_(on)-I_(off)特性 |
| 3.4.2 V_T-I_(on)与V_T-I_(off)特性 |
| 3.4.3 窄沟道效应 |
| 3.4.4 栅极和衬底泄漏电流 |
| 3.4.5 工艺优化综合分析 |
| 3.5 本章小结 |
| 参考文献 |
| 第四章 基于源/漏极应力记忆的NFET工艺与器件可靠性研究 |
| 4.1 基于源/漏极应力记忆技术(SMT1) |
| 4.1.1 SMT1工艺流程 |
| 4.1.2 基于SMT1技术的样品制备 |
| 4.2 SMT1 NFET器件性能测试与分析 |
| 4.2.1 NFET电流驱动能力比较 |
| 4.2.2 后退火时间对迁移率影响 |
| 4.2.3 衬底漏电流分析 |
| 4.2.4 SMT1 NFET器件整体性能评价 |
| 4.2.5 两种应力记忆技术之间的关系 |
| 4.3 减小应力对PFET性能影响 |
| 4.3.1 选择性Ge离子注入技术 |
| 4.3.2 Ge离子注入对SiN应力影响 |
| 4.3.3 紫外光固化后处理的影响 |
| 4.4 本章小节 |
| 参考文献 |
| 第五章 嵌入式SiGe S/D PFET器件可靠性研究 |
| 5.1 eSiGe S/D PFET制备 |
| 5.1.1 基本工艺流程 |
| 5.1.2 器件基本性能测试 |
| 5.2 漏极/衬底结泄漏电流分析与讨论 |
| 5.2.1 改进的镍硅化物工艺 |
| 5.2.2 泄漏电流测试结果分析 |
| 5.3 源/漏极串联电阻和迁移率分析与讨论 |
| 5.3.1 源/漏串联电阻和迁移率测量方法 |
| 5.3.2 源/漏串联电阻测试结果 |
| 5.3.3 源/漏极串联电阻增大原因分析 |
| 5.4 本章小结 |
| 参考文献 |
| 第六章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 致谢 |
| 博士期间发表的论文 |
| 博士期间获得的专利 |
（6）低噪声低压差线性稳压器的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 稳压器的研究现状与发展趋势 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.2.3 发展趋势 |
| 1.3 本文主要内容和章节安排 |
| 第二章 低压差线性稳压器的基本理论 |
| 2.1 稳压器基本原理分析 |
| 2.2 稳压器典型结构与工作原理介绍 |
| 2.3 LDO的核心电路结构分析 |
| 2.3.1 启动电路 |
| 2.3.2 偏置电路 |
| 2.3.3 误差放大器 |
| 2.3.4 功率管 |
| 2.3.5 保护电路 |
| 2.4 LDO的重要性能指标 |
| 2.4.1 精度 |
| 2.4.2 功率转换效率 |
| 2.4.3 使用条件 |
| 2.5 本章小结 |
| 第三章 稳压器噪声研究 |
| 3.1 噪声分类 |
| 3.1.1 热噪声 |
| 3.1.2 散弹噪声 |
| 3.1.3 闪烁噪声 |
| 3.2 三极管噪声研究 |
| 3.2.1 单个三极管噪声源模型 |
| 3.2.2 三极管等效输入噪声 |
| 3.3 稳压器系统噪声研究 |
| 3.3.1 反馈环路对噪声的影响 |
| 3.3.2 稳压器系统主要噪声 |
| 3.3.3 常用降噪方法 |
| 3.4 本章小结 |
| 第四章 芯片XD1964的电路设计 |
| 4.1 XD1964系统架构 |
| 4.2 XD1964电路模块设计 |
| 4.2.1 偏置电路 |
| 4.2.2 启动和关断电路 |
| 4.2.3 基准与放大器整合电路 |
| 4.2.4 缓冲电路与功率管 |
| 4.2.5 保护电路 |
| 4.3 XD1964系统稳定性设计 |
| 4.4 XD1964稳压器电路降噪设计 |
| 4.5 本章小结 |
| 第五章 芯片XD1964仿真验证与版图设计 |
| 5.1 噪声特性仿真 |
| 5.2 其他电路特性仿真 |
| 5.2.1 启动与关断电路仿真 |
| 5.2.2 偏置电路仿真 |
| 5.2.3 基准电压特性仿真 |
| 5.2.4 输出电压仿真 |
| 5.2.5 线性调整率仿真 |
| 5.2.6 负载调整率仿真 |
| 5.2.7 跌落电压仿真 |
| 5.2.8 静态电流和接地电流仿真 |
| 5.2.9 电源抑制比仿真 |
| 5.2.10 环路稳定性仿真 |
| 5.2.11 保护特性仿真 |
| 5.3 电路版图设计 |
| 5.3.1 版图基本设计规则 |
| 5.3.2 版图布局 |
| 5.3.3 版图布线 |
| 5.3.4 版图特殊细节设计 |
| 5.3.5 版图验证和参数提取 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）CMOS温度传感器电路的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的目的和意义 |
| 1.2 研究的现状和发展 |
| 1.3 论文的主要工作 |
| 1.4 论文的组织结构 |
| 第2章 基本原理和建模推导 |
| 2.1 温度传感器设计指标 |
| 2.2 半导体器件参数随温度变化原理 |
| 2.2.1 温度对阈值电压V_(th)的影响 |
| 2.2.2 温度对迁移率μ_e的影响 |
| 2.3 本章小结 |
| 第3章 CMOS温度传感器电路设计 |
| 3.1 CMOS传感器电路框图 |
| 3.2 温度测量单元 |
| 3.2.1 亚阈值测量单元 |
| 3.2.2 带有工艺补偿的温度传感电路 |
| 3.2.3 频率输出型温度测量电路 |
| 3.2.4 温度测量单元的设计方案及仿真结果 |
| 3.3 压控振荡器(VCO) |
| 3.3.1 振荡器基本原理 |
| 3.3.2 Colpitts振荡器 |
| 3.3.3 环行振荡器 |
| 3.3.4 压控振荡器设计方案与仿真结果 |
| 3.4 模拟部分整体电路仿真结果 |
| 3.5 数字输出部分 |
| 3.5.1 设计方案中的数字部分 |
| 3.5.2 D触发器的设计和仿真 |
| 3.5.3 计数器 |
| 3.5.4 数字模块设计方案 |
| 3.6 本章小结 |
| 第4章 电路版图的设计和后仿 |
| 4.1 版图设计 |
| 4.2 后仿真结果 |
| 4.3 芯片测试方案 |
| 4.3.1 芯片引脚介绍 |
| 4.3.2 测试方案 |
| 4.4 本章总结 |
| 第5章 误差分析 |
| 5.1 模拟部分误差 |
| 5.1.1 电源抑制比 |
| 5.1.2 VCO受温度影响的误差 |
| 5.2 数字部分误差 |
| 5.2.1 量化误差 |
| 5.3 本章总结 |
| 第6章 总结和展望 |
| 6.1 总结 |
| 6.2 工作展望 |
| 参考文献 |
| 硕士期间研究成果 |
| 致谢 |
（8）三维集成电路中硅通孔电磁特性分析与优化（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 三维集成电路 |
| 1.2.1 三维集成电路的概念 |
| 1.2.2 三维集成电路的发展现状 |
| 1.2.3 三维集成电路面临的挑战 |
| 1.3 TSV技术 |
| 1.3.1 TSV的基本概念 |
| 1.3.2 基于TSV的三维集成电路的分类 |
| 1.3.3 TSV的研究进展 |
| 1.3.4 TSV面临的挑战 |
| 1.4 论文的研究内容和基本框架 |
| 第二章 同轴环形TSV的电学特性研究 |
| 2.1 同轴环形TSV等效模型及分析 |
| 2.1.1 同轴环形TSV等效模型及寄生参数提取 |
| 2.1.2 同轴环形TSV模型验证 |
| 2.1.3 同轴环形TSV扩展性分析 |
| 2.2 同轴环形TSV的电学特性研究 |
| 2.3 本章小结 |
| 第三章 锥形TSV感性耦合分析 |
| 3.1 锥形TSV的等效模型 |
| 3.2 相邻层衬底内锥形TSV间互感等效电路模型及计算公式 |
| 3.2.1 基于磁通量方法计算锥形TSV之间的互感 |
| 3.2.2 基于磁矢位方法计算锥形TSV之间的互感 |
| 3.3 本章小结 |
| 第四章 TSV与RDL的串扰分析 |
| 4.1 基于TSV的三维集成电路耦合路径研究 |
| 4.2 TSV与RDL的串扰模型及分析方法 |
| 4.3 模型验证 |
| 4.3.1 TSV与RDL不同位置的耦合电容 |
| 4.3.2 TSV参数变化对耦合电容的影响 |
| 4.3.3 RDL长度对耦合电容的影响 |
| 4.3.4 RDL与TSV距离对耦合电容的影响 |
| 4.3.5 RDL与TSV的角度对耦合电容的影响 |
| 4.3.6 RDL高度对耦合电容的影响 |
| 4.4 计算效率比较 |
| 4.5 TSV和RDL之间串扰噪声分析 |
| 4.5.1 GSSG形式的TSV与RDL |
| 4.5.2 几种不同结构的TSV与RDL之间的耦合电容分析 |
| 4.5.3 几种不同结构的TSV与RDL之间的串扰噪声分析 |
| 4.5.4 衬底电导率对TSV与RDL之间耦合电容的影响 |
| 4.6 本章小结 |
| 第五章 TSV阵列的电磁串扰研究 |
| 5.1 基于TSV阵列的研究方法 |
| 5.2 TSV阵列的等效模型 |
| 5.3 抑制TSV信号间串扰的措施 |
| 5.4 TSV阵列布局 |
| 5.5 一种有效减小阵列TSV间串扰噪声的布局结构 |
| 5.5.1 单层衬底2个信号的串扰研究 |
| 5.5.2 单层衬底4个信号的串扰研究 |
| 5.5.3 单层衬底9个信号的串扰研究 |
| 5.5.4 单层衬底16个信号的串扰研究 |
| 5.6 一种应用于多层衬底下的有效减小TSV间串扰噪声的结构 |
| 5.6.1 多层衬底9个信号的串扰研究 |
| 5.6.2 阵列扩展 |
| 5.7 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）植入式神经肌肉功能电刺激电子系统设计与实验研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 脊髓损伤后膀胱功能障碍 |
| 1.1.2 胃食管反流病 |
| 1.2 神经肌肉电刺激 |
| 1.2.1 神经肌肉电刺激的工作原理 |
| 1.2.2 NMES分类 |
| 1.2.3 NMES模式和参数 |
| 1.3 植入式医疗电子系统 |
| 1.3.1 植入式医疗电子系统的概念和特点 |
| 1.3.2 植入式医疗电子系统设计的基本原则 |
| 1.4 治疗方法研究进展 |
| 1.4.1 SCI后膀胱功能障碍研究进展 |
| 1.4.2 胃食管反流病研究进展 |
| 1.5 项目组前期研究基础 |
| 1.6 本论文的研究内容与创新点 |
| 1.7 本论文的章节结构 |
| 参考文献 |
| 第2章 神经电刺激理论基础和实验研究 |
| 2.1 神经电刺激理论基础 |
| 2.1.1 神经纤维电缆模型 |
| 2.1.2 无髓神经纤维HH模型 |
| 2.1.3 有髓神经纤维FH模型 |
| 2.1.4 哺乳动物有髓神经纤维CRSS和SE模型 |
| 2.1.5 哺乳动物有髓神经纤维SE模型 |
| 2.2 影响神经电刺激的几个生理物理因素 |
| 2.2.1 阈值 |
| 2.2.2 电流强度和电极到神经纤维间距离关系 |
| 2.2.3 电流强度和神经纤维直径关系 |
| 2.3 电极配置选择和刺激参数优化实验 |
| 2.3.1 引言 |
| 2.3.2 实验方法 |
| 2.3.3 结果和讨论 |
| 2.4 本章小结 |
| 参考文献 |
| 第3章 应用于膀胱功能控制的神经刺激器集成电路设计 |
| 3.1 系统的设计要求和指标 |
| 3.1.1 系统的设计要求 |
| 3.1.2 系统的设计指标 |
| 3.2 集成电路设计流程和工艺选择 |
| 3.2.1 集成电路设计流程 |
| 3.2.2 工艺选择介绍 |
| 3.3 神经功能电刺激器设计 |
| 3.3.1 系统结构 |
| 3.3.2 DAC设计 |
| 3.3.3 电流驱动电路设计 |
| 3.3.4 开关网络设计 |
| 3.3.5 基准电流源设计 |
| 3.3.6 神经刺激器波形仿真 |
| 3.4 版图设计和仿真结果 |
| 3.4.1 版图设计中基本注意事项 |
| 3.4.2 神经刺激器版图 |
| 3.5 本章小结 |
| 参考文献 |
| 第4章 应用于膀觥功能重建的神经信号探测前端集成电路设计 |
| 4.1 神经信号探测前端电路设计指标 |
| 4.1.1 神经信号的特点 |
| 4.1.2 设计指标 |
| 4.2 神经信号探测前端电路结构 |
| 4.3 OTA设计 |
| 4.3.1 全差分运算放大器 |
| 4.3.2 典型的CMOS放大器结构 |
| 4.3.3 共模反馈 |
| 4.3.4 g_m/I_d设计方法 |
| 4.3.5 第一级OTA设计 |
| 4.3.6 第二级OTA设计 |
| 4.4 反馈伪电阻设计 |
| 4.4.1 MOS管连接的二极管 |
| 4.4.2 栅压可控的MOS管 |
| 4.5 神经信号探测前端的噪声分析 |
| 4.5.1 器件噪声类型和模型 |
| 4.5.2 多级放大器级联噪声 |
| 4.5.3 探测前端噪声分析 |
| 4.6 版图设计与仿真结果 |
| 4.7 本章小结 |
| 参考文献 |
| 第5章 用于治疗胃食管反流病的体内无源型食管下括约肌电刺激系统设计 |
| 5.1 系统功能需求和设计指标 |
| 5.1.1 系统功能需求 |
| 5.1.2 系统设计指标 |
| 5.2 体内无源型食管下括约肌电刺激系统设计方案 |
| 5.2.1 系统的结构 |
| 5.2.2 系统的工作原理 |
| 5.2.3 信号跨皮传输方式 |
| 5.2.4 系统工作频率 |
| 5.3 体内无源型食管下括约肌电刺激系统硬件设计 |
| 5.3.1 无线信号传输线圈设计 |
| 5.3.2 体外主控电路设计 |
| 5.3.3 体外发射电路设计 |
| 5.3.4 体内接收电路设计 |
| 5.3.5 食管下括约肌电刺激电极 |
| 5.4 体内无源型食管下括约肌电刺激系统软件设计 |
| 5.4.1 主控部分嵌入式实现 |
| 5.4.2 人机交互界面嵌入式实现 |
| 5.5 本章小结 |
| 参考文献 |
| 第6章 体内无源型食管下括约肌电刺激系统测试和实验研究 |
| 6.1 系统集成和封装 |
| 6.2 系统信号特性和位置失配测试 |
| 6.2.1 系统信号特性测试 |
| 6.2.2 系统位置失配测试 |
| 6.3 体内无源型食管下括约肌电刺激系统实验研究 |
| 6.3.1 胃食管反流动物模型建立实验 |
| 6.3.2 造模前后食管测压实验 |
| 6.3.3 系统的有效性实验 |
| 6.4 本章小结 |
| 参考文献 |
| 第7章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 攻读博士期间发表论文情况 |
| 致谢 |
（10）电力系统用3300V-50A IGBT芯片设计与制备（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 本课题的研究进展 |
| 1.2.1 国外IGBT器件研究进展 |
| 1.2.2 国内IGBT器件研究进展 |
| 1.3 本文的主要工作及内容安排 |
| 第二章 IGBT器件的工作原理 |
| 2.1 IGBT器件的结构和分类 |
| 2.1.1 IGBT器件的基本结构 |
| 2.1.2 IGBT器件结构类型 |
| 2.2 IGBT器件的工作原理 |
| 2.2.1 IGBT器件的正向导通 |
| 2.2.2 IGBT器件的正向阻断 |
| 2.2.3 IGBT器件的开通与关断 |
| 2.2.4 IGBT器件的闩锁效应 |
| 2.3 仿真软件介绍 |
| 2.3.1 Sentaurus TCAD基本简介 |
| 2.3.2 Sentaurus Device仿真中的基本物理方程和模型 |
| 2.4 本章小结 |
| 第三章 3300V/50A IGBT芯片设计 |
| 3.1 芯片设计需求 |
| 3.2 IGBT元胞结构设计 |
| 3.2.1 IGBT芯片衬底的选择 |
| 3.2.2 IGBT纵向结构设计 |
| 3.2.3 IGBT元胞结构的布局设计 |
| 3.2.4 IGBT元胞关键参数设计 |
| 3.3 终端结构设计 |
| 3.3.1 常用的终端结构介绍 |
| 3.3.2 终端结构仿真设计 |
| 3.4 工艺流程设计 |
| 3.4.1 工艺流程的制定 |
| 3.4.2 关键工艺技术研究 |
| 3.5 版图设计 |
| 3.5.1 第一次版图设计 |
| 3.5.2 3300V/50A IGBT芯片版图设计 |
| 3.6 本章小结 |
| 第四章 IGBT芯片测试分析 |
| 4.1 IGBT芯片静态参数测试与分析 |
| 4.2 IGBT芯片动态参数测试与分析 |
| 4.3 背面激光退火加工对芯片特性的影响 |
| 4.4 芯片可靠性考核 |
| 4.5 本章小结 |
| 第五章 结论与展望 |
| 5.1 论文工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间发表的论文与研究成果 |
四、SIT、MOS兼容型工艺和运算LSI（论文参考文献）
- [1]战后科技革命推动日本产业升级研究 ——基于创新体系的视角[D]. 刘伟岩. 吉林大学, 2020(03)
- [2]高速高密度电路互连结构的传输特性研究[D]. 许晓飞. 北京交通大学, 2020(03)
- [3]高精度低噪声轨到轨运算放大器设计与实现[D]. 段方. 电子科技大学, 2020(07)
- [4]高速光通信接收机前端与时钟数据恢复电路研究与实现[D]. 张震. 东南大学, 2019(01)
- [5]40纳米CMOS器件的应变技术与器件工艺研究[D]. 常建光. 南京大学, 2019(01)
- [6]低噪声低压差线性稳压器的研究与设计[D]. 周志辉. 西安电子科技大学, 2019(02)
- [7]CMOS温度传感器电路的设计[D]. 周德华. 东南大学, 2018(05)
- [8]三维集成电路中硅通孔电磁特性分析与优化[D]. 梅征. 西安电子科技大学, 2018(02)
- [9]植入式神经肌肉功能电刺激电子系统设计与实验研究[D]. 陶万军. 东南大学, 2018(12)
- [10]电力系统用3300V-50A IGBT芯片设计与制备[D]. 王耀华. 中国科学院大学(中国科学院工程管理与信息技术学院), 2017(04)