一、Device Physics Research for Submicron and Deep Submicron Space Microelectronics Devices and Integrated Circuits（论文文献综述）
陈红蕾[1]（2021）在《微纳尺度金薄膜疲劳行为及微观机理研究》文中指出随着近年来电子信息技术的快速发展,世界已逐渐进入以物联网和智能制造为主导的新时代。目前所用电子设备的集成度在不断地增加而其外观尺寸却在不断减小,所用材料的特征尺度也不断地减小到微米甚至纳米尺度。微/纳米尺度金属材料（例如Au、Cu和Al）因其良好的导电性能,是集成电路和柔性电子器件中重要的电极和导电互连材料,承担着为电子器件中各个分立的功能单元传输电信号的功能。这些微/纳尺度的金属薄膜在日常使用中往往会承受较高的温度或机械变形,例如,在超大规模集成电路中,金属薄膜不可避免地承受着较高的电流密度和周期变化的热失配应变;在柔性电子器件中,金属薄膜会受到较大的循环弯曲和拉压变形。在循环载荷作用下,材料会产生疲劳损伤并萌生疲劳裂纹,最终造成由疲劳破坏引起器件功能下降甚至失效。当材料的几何尺度和微观结构尺度减小到微米甚至纳米尺度,其疲劳损伤行为将不同于块体材料。同时,材料尺度由块体尺度向微/纳尺度的转变也会引起损伤机制的转变,产生显着的尺寸效应。因此,澄清微/纳尺度材料的疲劳损伤行为及其微观机制是当前材料领域的关键问题之一,同时对于高性能微电子器件的发展也具有重要的理论和实际意义。在本论文中,通过磁控溅射方法在柔性聚酰亚胺（PI）基体上制备了不同厚度的Au薄膜,同时,通过电子束蒸发与光刻技术在刚性硅基体上制备了不同厚度和不同线宽的Au互连线。薄膜厚度在微米到纳米尺度,金属线宽度在微米尺度。通过单向拉伸、动态弯曲疲劳、交流电热疲劳等实验方法,结合深入的微观结构表征,系统研究了材料尺度、外加载荷和超薄结合层对微/纳尺度Au薄膜疲劳损伤行为的影响及其微观机制。论文的主要研究结果如下:1.对不同厚度（40、90、170、930nm）的纳米晶Au薄膜进行了动态弯曲疲劳实验,研究了材料尺度、外加应变和循环周次对Au薄膜疲劳损伤行为的影响。总结了不同厚度薄膜在不同外加应变幅和循环周次下的疲劳损伤行为,利用外加应变-循环周次坐标系首次构建了薄膜的疲劳损伤行为转变图,发现薄膜损伤行为分为三个区域,即,Ⅰ区为沿滑移带开裂,Ⅱ区为沿滑移带开裂和沿晶开裂的混合区,Ⅲ区为沿晶开裂。当薄膜厚度h≥90 nm,Au薄膜的疲劳损伤主要表现为疲劳挤出和沿晶裂纹两种损伤形式（Ⅰ、Ⅱ或Ⅲ区）。当薄膜厚度减小到40nm,Au薄膜疲劳损伤行为仅表现为沿晶裂纹（Ⅲ区）。为此,提出了通过位错滑移和晶界滑动所累积的不可逆应变εf,DScum和εf,GBScum定量表征上述两种损伤行为转变的临界条件,可以很好地与损伤行为转变图吻合。2.结合疲劳挤出高度的定量表征、疲劳损伤的截面观察和慢正电子束湮没技术对空位缺陷的表征,发现疲劳过程中过饱和空位的产生与扩散对微/纳尺度薄膜材料疲劳挤出的形成起到重要作用。随着薄膜厚度的降低,由于位错相互作用能力的降低和空位扩散的加剧,空位在材料内部积聚和饱和的延迟抑制了疲劳挤出形核,提高了材料的疲劳损伤抗力,从而提高了其疲劳寿命。基于空位模型和实验测量结果,准确地预测了块体到小尺度材料的疲劳微观机制转变。本文所提出的空位辅助挤出生长机制表明,通过调控界面来控制空位行为对设计具有优异疲劳性能的小尺度金属具有重要意义。3.通过在Au薄膜/PI界面之间添加超薄（-5 nm）的钛结合层,研究了薄膜-基体界面对薄膜的疲劳损伤行为的影响。研究表明,加入Ti结合层可显着提高1μm厚Au薄膜的超高周疲劳性能。这种较厚薄膜疲劳寿命提升的主要原因是由于Au/Ti界面有效地抑制了薄膜-基体界面空位聚集形成孔洞和疲劳挤出的生长,从而降低了循环应变局部化和裂纹萌生的倾向。这一发现有力地支持了本文所提出的空位辅助挤出生长机制,并为设计具有超长疲劳寿命的柔性器件提供了一种潜在的策略。4.对纳米晶Au和Au/Ti薄膜的超高周（108周）疲劳损伤行为与相关机制的研究表明,除薄膜中常见的疲劳挤出和沿晶开裂行为外,丘起是一种新的损伤形式,并可能伴随着孔洞的形成。丘起的尺寸具有显着的尺寸效应,同时其密度具有较强的厚度与应变依赖性。越厚的薄膜丘起尺寸越大,但其密度越低。此外,Au/Ti薄膜中所形成的丘起尺寸与密度均略低于Au薄膜的丘起尺寸。分析表明,表面扩散、晶界扩散、界面扩散和外加应变幅梯度均促进丘起形成,其中表面扩散和晶界扩散是影响丘起形成的主要因素。5.对不同厚度（50、100、200nm）和线宽（5、10、15μm）的纳米晶Au互连线进行交流电热疲劳实验,研究尺度和外加载荷对其热疲劳性能和损伤行为的影响。研究发现,Au互连线的热疲劳寿命表现出较强的尺度效应,即线厚度越薄,可承受的热应变幅和温度幅越高。此外,Au互连线的热疲劳寿命没有表现出明显的线宽效应。除了线厚度外,Au互连线的热疲劳损伤行为还明显依赖于外加应变范围。原子扩散和位错滑移是热疲劳变形的两种重要机制,而高温导致的原子扩散是控制疲劳失效的主要因素。基于实验观察和理论分析,提出了纳米晶薄膜的厚度与外加应变控制的热疲劳机理图。
徐博洋[2]（2020）在《深亚微米工艺下抗辐照数字集成电路研究》文中提出随着集成电路工艺的迅速发展,芯片功能越来越复杂,空间环境、工业环境等产生的辐射对半导体器件及电路系统产生影响,并且可能导致器件和电路系统的失效,器件的辐射效应备受关注。为了保证数字集成电路在辐射环境中的可靠性和性能,必须不断地发展抗辐照加固技术。在深亚微米和纳米尺度的半导体领域,单粒子效应成为数字器件最受关注的可靠性问题之一。本文基于脉冲激光试验平台,对28nm双阱和三阱工艺的移位寄存电路进行了单粒子效应模拟实验,利用TCAD器件仿真软件分析了130nm工艺下三阱（深n阱）结构的单粒子瞬态效应,对于加固三阱器件抑制寄生双极放大效应的几种措施进行了仿真验证,具体包括:1.使用某工厂28nm工艺,设计、流片了移位寄存器链并用于替代SRAM存储器进行单粒子效应试验,通过设置了对照组,结果显示使用三阱工艺替代双阱将导致单粒子翻转阈值降低,软错误率升高。2.使用三维TCAD器件仿真模拟了130nm三阱工艺NMOS的单粒子瞬态效应,通过以不同线性能量转移值的重离子入射观察对应的单粒子瞬态脉冲,研究发现三阱工艺NMOS管存在显着的寄生双极放大效应。研究发现掺杂浓度较高、深度较小的深n阱对寄生双极放大效应的增强作用,研究发现轰击器件漏极且入射方向朝着源极的单粒子产生的寄生效应和SET最强。结果显示PMOS添加深n阱后降低PMOS阱电阻,从而获得一定加固效果。3.仿真加固作用显示提高p阱接触面积相比于调整阱接触位置、源极加正偏压相比于衬底加负偏压更能减弱寄生效应和单粒子瞬态效应,提高阱掺杂浓度同样可以减少漏极的电荷收集。讨论了一种有效的P+条形掺杂加固技术,结果显示加固后单粒子瞬态脉冲宽度降低了约56%,电荷收集降低了61%左右。本文通过60Co-γ射线源对28nm体硅NMOS器件进行了累积剂量约2Mrad（Si）的总剂量辐照实验,结果显示包括阈值电压VTH、导通电流Ion、亚阈区摆幅的退化很小,阈值电压漂移和STI侧壁电荷使截止漏电流上升了2个数量级,同时栅极电流增长趋势与氧化层固定陷阱、以及阈值电压漂移存在一致的关系。
黎华梅[3]（2020）在《HfO2基铁电场效应晶体管存储电路的单粒子效应仿真模拟研究》文中指出以铁电薄膜的极化特性来存储信息的铁电存储器,具有非挥发性、高读写速度、低功耗、强抗辐射能力等优点,在航天电子器件中有独特的优势。相对电容型铁电存储器来说,铁电场效应晶体管（Ferroelectric Field Effect Transistor,Fe FET）可以实现非破坏性读取,具有结构简单、集成度高等优点,已经引起了研究人员的广泛关注。掺杂HfO2薄膜在厚度薄至几纳米时仍具有良好的铁电性能,与CMOS工艺相兼容,使得HfO2基Fe FET能满足电子器件的高集成度和稳定性的发展需求。HfO2基Fe FET应用到航天电子器件时,需要考虑各种辐射粒子的影响。随着半导体器件技术小型化的发展,单粒子效应成为造成存储器电路工作异常的主要原因。在当前没有HfO2基Fe FET成品器件的情况下,使用仿真手段研究HfO2基Fe FET单粒子效应是开展HfO2基Fe FET单粒子效应研究较为必要且可行的方法。基于此,本文利用Sentaurus TCAD对HfO2基Fe FET存储器及其读写电路进行单粒子翻转效应研究。主要工作内容和结果如下:（1）HfO2基Fe FET器件的建模及铁电存储单元读写电路的搭建。根据HfO2基Fe FET的器件参数和实验数据,使用半导体仿真软件Sentaurus TCAD建立了45 nm Fe FET器件模型;采用上述所建立的器件模型,使用器件-混合仿真的方法搭建了HfO2基Fe FET铁电存储电路。（2）HfO2基Fe FET的单粒子瞬态仿真模拟研究。模拟仿真了单个HfO2基Fe FET的电荷收集和器件之间的电荷共享。结果表明,N-Fe FET的有效收集深度在0.25～0.3μm之间,P-Fe FET晶体管的有效收集深度在0.2～0.25μm之间;漏极和靠近漏极的PN结处为单粒子作用最敏感区域;高能粒子的LET值和入射角度的增加都会加剧电荷共享作用。（3）HfO2基Fe FET存储单元读写电路的单粒子翻转仿真模拟研究。模拟了单粒子入射HfO2基Fe FET存储单元和外围灵敏放大器敏感节点,分析了读写数据波动的内在原理。结果表明:高能粒子入射该读写电路中的HfO2基Fe FET存储单元漏极时,存储单元处于"1"状态时由于源极的电荷注入作用使得输出的瞬态脉冲电压信号有较大波动,0.5 ns后可以回复初始状态;高能粒子入射放大器灵敏节点时,输出数据信号波动时间仅为0.4 ns,数据没有发生单粒子翻转能正常读出。两束高能粒子在时间间隔为0.5 ns先后作用铁电存储单元漏极,比单束高能粒子产生更大的输出数据信号波动,作用存储阵列节点时出现电压差减小,作用灵敏放大器节点时出现了1.3 ns的数据翻转,会造成数据读写出错。
刘航嘉[4]（2020）在《抗辐照加固的8B10B编解码器的设计》文中指出随着科技的不断进步,国家在军事和航天航空领域对于抗辐照加固的集成电路芯片的需求越来越迫切,而高速串行接口作为很多电子系统的关键部件,在各种装备中的作用也越发凸显。串并并串转换收发器（SerDes,Serializer/Deserializer）是一种高速的数据传输接口电路,在军民领域均有广泛应用,我国对抗辐照加固的SerDes有大量需求,而国内自主设计的抗辐照SerDes还是一个空白,基本依赖进口,所以设计具有抗辐照能力的SerDes电路具有重要意义。本课题主要完成的是内置在SerDes电路中的8B10B编解码器的设计和加固。本文首先介绍了辐照环境和抗辐照加固的方法,说明了辐照的来源包括空间辐射和核辐射,之后分析了辐照对半导体器件产生的三种效应,总剂量效应、剂量率效应和单粒子效应,简要阐述了辐照对于集成电路的损伤机理,最后介绍了针对半导体器件抗辐照加固的三种主流方法:材料工艺加固、设计加固和封装加固。第三章和第四章介绍了SerDes电路和其中的8B10B编解码器的结构和设计思路。SerDes电路主要分为4种模式:并行时钟SerDes、嵌入式时钟SerDes、8B10B编解码SerDes和位交错式SerDes。之后介绍了SerDes电路中几个主要的模块包括锁相环、LVDS、时钟数据恢复和串并并串转换,详细分析了8B10B编解码的目的和原理。随后说明了本课题8B10B编解码器的电路设计框图,电路的端口介绍以及使用查找表设计编解码器的原理,最后对编码器和解码器进行了仿真验证。电路设计加固是电路加固的重要一环,对于本次课题中的基础门电路,采用的是使用加强的上拉下拉网络和纠错模块构成的抗辐照加固设计,对于寄存器电路,使用双DICE结构进行加固,编解码电路加固后同样进行了仿真验证。同时为了达到更好的加固效果,版图采用半环栅设计和添加保护环的方法进行抗辐照加固,能够对总剂量效应和单粒子效应均起到不错的效果。本次课题的主要意义是将抗辐照加固设计融入到了SerDes电路的8B10B编解码器中,既完成了8B10B编解码器电路的功能,同时具备了抵抗一定空间辐射的能力。
杨隆俊[5]（2020）在《高性能抗辐照DSP内核的物理设计》文中研究说明随着我国空天技术进入高速发展的关键时刻,对自主设计的高性能抗辐照集成电路的需求愈加迫切。物理设计是集成电路逻辑设计和版图实现的桥梁,随着芯片规模增大,工艺尺寸的缩减,芯片电压降、电迁移、信号串扰问题越来越严重,而且芯片的抗辐照要求也给物理设计带来巨大的挑战。因此,研究先进工艺下,抗辐照芯片的物理设计具有重要的意义。FT-DMx抗辐照多核微处理器是一款用于视频图像处理的多核DSP SOC芯片,本文以其高性能DSP内核为设计对象,采用40nm抗辐照工艺,完成从Netlist到Layout的版图设计,实现400MHz的目标,并对物理设计流程中的关键步骤进行了详细分析与优化。首先,根据抗辐照芯片半定制设计方法,介绍了单元抗辐照加固技术,并分析了抗辐照单元库加固设计在面积、时序和功耗上的额外开销。在布局设计阶段,通过分析DSP内核的数据通路和逻辑综合特点,提出了几种布局规化方案以优化时序和减少拥塞。之后,以优化电迁移、电压降和拥塞为目的,进行了电源网络的设计和验证。在时钟树综合阶段,首先采用自动时钟树综合方法,对时钟驱动单元的选择和时钟树综合约束设置进行了详细分析与设计,并针对时钟Latency、Skew和时钟级数过大的问题,提出一种自动分区域时钟综合方法,对设计的多级门控进行优化和重构,将时钟Latency减少了33.4%、Skew减少了23.2%。针对SET对复位网络影响严重的问题,本文结合抗辐照单元库,提出了两种抗辐照加固方法,通过编写脚本的方式,对复位网络进行了加固。在布线阶段,通过布线层跳线和反偏二极管插入的方法消除了天线效应,并对设计的串扰进行了优化。最后对设计进了静态时序分析,并修复了设计的时序违反。本论文基于40nm抗辐照单元工艺,完成了对FT-DMx DSP内核的物理设计,模块规模为71万Instance,通过时序修复、设计规则检查和原理图与版图一致性检查满足了设计要求。最后芯片主频为400MHz、面积10025341.2μm2、功耗为1512.3m W,芯片电压降控制在5%以内。本文所涉及的芯片物理设计具有一定的特殊性,并且模块规模较大、工艺先进、时钟结构复杂,因此本文的相关工作将会对抗辐照芯片的物理设计具有参考意义。首先,本文提出的自动分区域时钟综合方法,对门控逻辑复杂、模块面积较大、单元数量较多和时钟结构复杂的设计,在减小时钟Latency、Skew和优化时序等方面具有很好的优化效果。另外,本文采用的复位网络综合流程和重新定义根节点的方法,将会对使用指定单元进行复位网络设计或其他类似网络设计具有很好的参考和借鉴作用。
高占占[6]（2019）在《铁电存储电路的单粒子效应机制及加固设计研究》文中进行了进一步梳理铁电存储器拥有高读写速度、高循环次数以及超低运行功耗三大优势,并且采用的铁电材料具有很好的抗电离辐射能力,这使其在航空航天领域开始崭露头角。然而,复杂的空间辐射环境依然会使铁电存储器产生辐射效应,导致器件存储数据出错甚至无法正常工作。随着半导体技术节点的推进,单粒子效应逐渐成为了造成微电子器件工作异常的主要因素。目前,针对商用铁电存储器的单粒子效应研究主要局限于器件中不同模块的单粒子效应的敏感性评估,对单粒子效应的内在机制研究相对较少,其出错机制还不清楚。基于此,本文从计算机仿真模拟的角度出发,针对组成铁电存储电路的CMOS元器件的单粒子瞬态效应以及铁电存储电路的单粒子翻转效应的内部机制展开仿真研究,并对外围锁存模块进行了加固设计。主要工作与结果如下:1.器件的三维建模及铁电存储单元读写电路的搭建。基于脚本的方法,建立了商用铁电电容的三维简化模型以及90 nm CMOS器件的三维模型,并进行了工艺校准;结合上述所建的模型,采用器件-电路混合仿真方法设计搭建了2T2C和1T1C铁电存储单元读写电路,并验证了它们读写功能的正确性。2.CMOS器件单粒子瞬态效应的仿真模拟。研究了单个CMOS器件的电荷收集过程和电荷共享效应机制以及SOI加固器件的抗单粒子能力。结果表明,NMOS的有效收集深度在1.52μm之间,PMOS的有效收集深度在0.51μm之间;当单粒子入射主器件时,双阱工艺下从器件收集的电荷仅来自电离电荷的漂移扩散作用,而三阱工艺下从器件收集的电荷来自漂移扩散作用和双极放大作用,因此三阱工艺下电荷共享效应要比双阱工艺下更严重;在两种SOI加固器件中,选择性埋氧层上硅器件相对浮体SOI器件具有更优异的抗单粒子能力,且它在200450 K范围内有效抑制了温度对单粒子脉冲宽度的影响。3.铁电存储电路单粒子翻转效应的仿真模拟。研究了不同敏感节点的瞬态脉冲对数据读写的影响,并对外围锁存结构提出了相应的加固设计方案。结果表明,单粒子入射字线晶体管时,数据未发生翻转,主要是因为铁电电容极化信息波动后又恢复至原状态;单粒子入射板线激发器和灵敏放大器时,存储数据发生了翻转,主要是因为读出出错导致了回写数据翻转;单粒子入射外围锁存电路时,由于电荷共享效应的作用,DICE锁存结构发生了单粒子多位翻转。为此,本文提出了选择性埋氧层上硅工艺加固和电容耦合加固两种方案。其中,电容耦合加固DICE结构的单粒子多位翻转阈值比未加固时提高了6倍之多。
孙斌[7]（2019）在《基于神经网络的集成电路芯片失效诊断系统设计》文中进行了进一步梳理近年来,航天事业进入了高速发展的新时期。航天活动的强度、成本与任务时长都大幅度提高,因此对航天产品的可靠性要求愈加严格。相对于其他材料的航天设备,集成电路器件对太空的异常环境极度敏感,极容易受其影响,异常环境导致器件参数偏移、功能紊乱甚至永久性损伤。因此保证航天电子系统尤其是集成电路器件的可靠性是保证航天产品可靠性的关键。随着高速并行计算能力的提高,深度学习的神经网络理论在多个领域的应用有了令人惊艳的表现,基于神经网络的集成电路可靠性模型成为新兴起的研究热点,设计一种基于神经网络的宇航集成电路器件的失效诊断系统对保障航天安全有重要意义。本文采取理论研究、系统框架构建、软件实现、硬件实现、验证实验依次进行的设计思路。首先,研究了超大规模集成电路的主要失效机理,分析了失效过程、诱因和参数的相对变化关系,选择能够反映器件失效状态的关键参数作为特征参数。在此基础上,设计待测系统电路,待测系统包括待测芯片、特征参数采集器件以及通用外围电路。采集器件获取待测芯片的特定参数作为特征参数并传输给失效诊断系统进行分析。其次,研究了神经网络的模式识别原理,设计了一种基于反向传播型神经网络的集成电路芯片失效诊断系统,依托失效诊断系统,对特征参数进行分析,预测待测器件的工作状态。失效诊断系统主要包括特征参数处理模块、神经网络训练平台和神经网络诊断模型。特征参数处理的功能是将特征参数处理成适合神经网络诊断模型输入的形式;使用Verilog HDL设计,并在FPGA上实现。神经网络训练平台的功能是通过机器学习的方法训练神经网络参数,从而使神经网络诊断模型能够更好地分析特征参数;使用Python进行设计,并通过软件实现。神经网络诊断模型的功能是分析特征参数并预测待测系统的工作状态;使用Verilog HDL设计,并在FPGA上实现。最后,对基于神经网络的故障诊断系统进行验证实验。验证实验分两部分进行:一部分是失效诊断系统独立验证实验,另一部分是失效诊断系统与待测系统协同实验。独立验证实验将CMOS静态存储单元电路高温仿真数据和JFM4VSX55RT型FPGA的三温测试数据作为特征参数,对目标电路、目标器件进行失效状态诊断。当训练次数超过2000次时,失效状态诊断对CMOS静态存储单元电路和JFM4VSX55RT型FPGA的高温失效诊断准确率稳定超过97%。协同验证实验中,选择DSP芯片的电流作为特征参数,对待测芯片的失效状态进行诊断。实验结果表明,对待测系统特征参数的采集频率达2.5MHz,诊断周期30μs,对小样本高温失效诊断的准确度接近100%。
张倩[8]（2019）在《应变Si纳米MOS器件单粒子效应研究》文中进行了进一步梳理随着晶体管特征尺寸的缩减,集成电路对软错误的敏感性增加,为辐射环境下的集成电路（IC）带来了挑战,单粒子效应（SEE）已成为军用和商用电子系统共同面对的可靠性问题,而单粒子瞬态（SET）是深亚微米尺寸以下SEE软错误发生的主要来源。应变Si技术作为摩尔定律的延续,在提升器件性能方面有着优异的表现,随着应变集成技术在辐照条件下的应用,研究应变集成器件的辐照特性及加固技术显得尤为重要。本文以单轴应变Si纳米NMOS器件为研究对象,利用SRIM和Sentaurus TCAD软件进行了单粒子瞬态特性的研究,并对抗单粒子辐照加固结构进行了探讨和分析,取得的研究结果概述如下:1.单轴应变结构的引入对SET效应的影响。采用蒙特卡罗方法分析氮化硅膜对入射重离子能量损失的影响并建立模型,提取了重离子的电离损伤参数并利用TCAD模拟分析器件的电荷收集情况。结果表明氮化硅膜的引入降低了入射深度和电离损伤,并且氮化硅膜越厚,对重离子的阻挡能力亦随之增强,应变器件的SET电荷收集也随之降低,厚度为500nm的氮化硅膜使瞬态电流脉冲下降18.32%,收集电荷下降22.92%。2.SET效应的电荷收集机理分析。从漂移和扩散的电荷收集机理出发,研究了入射位置、漏极偏置、入射粒子LET值对NMOS器件单粒子瞬态的影响,发现入射位置在漏极耗尽区的电场最强位置处SET电流最大;漏极偏置越高,电场越大,瞬态电流峰值越大,且扩散电流部分基本不受到漏极偏置变化的影响;瞬态电流峰值和收集电荷随着LET的增大呈线性增大趋势。3.单管和反相器链两种情况的双极效应研究。对于单管,栅长的缩减导致单粒子效应加剧,用N Diode电流表征漂移和扩散成分,对比分析双极放大效应对SET电流的影响,结果表明正是由于源极的存在诱发了寄生双极放大效应,导致漏极收集到的电荷增多;此外,LET值的增大会加剧双极放大效应。对于7级反相器链,采用混合模拟的方法研究了反相器链的双极效应机制,由于漏极电势的变化,源极的正向电流导致反相器链的SET电流比单管的SET电流小,即源极的存在缓解了反相器链中的SET电荷收集。4.总剂量辐照对SET效应的影响。通过提取总剂量辐射的陷阱电荷和界面态参数,分析了总剂量辐照对NMOS器件SET效应的影响机制。总剂量辐照产生的氧化层陷阱正电荷使得体区电势升高,加剧了NMOS器件的SET效应。在2KGy总剂量辐照下,漏极SET电流峰值增加4.88%,而漏极收集电荷增量高达29.15%,表明总剂量辐照对SET的影响主要体现在漏极收集电荷的大幅增加。5.抗单粒子辐照加固结构的研究。针对NMOS器件的两种加固结构,即漏极扩展加固结构和源极扩展加固结构,对其加固机理进行仿真对比分析。两种结构都是通过引入附加电极分担电离产生电荷达到加固的效果,在反相器链中,从两者电极的反偏程度上来讲,漏极扩展结构中附加的漏-体结构成的PN结为强反偏,而源极扩展结构中源-体结构成的PN结为弱反偏,因此漏极扩展结构的加固效果更明显,LET为40MeV·cm2/mg的重离子入射后,源极扩展结构和漏极扩展结构使得SET脉宽分别降低了23.74%和34.85%。
李铁虎[9]（2018）在《深亚微米和纳米级集成电路的辐照效应及抗辐照加固技术》文中研究指明随着我国航空航天技术的不断进步和核物理科学研究的深入,抗辐照加固集成电路的需求与日俱增。一方面我国抗辐照加固芯片研制尚处于起步阶段,自主研发能力还不够强,另一方面高性能抗辐照加固集成电路一直是西方发达国家技术封锁和产品禁运的首要目标,我国核心关键技术领域用抗辐照加固集成电路尚不能完全自主可控,长期受制于技术领先国家,因此对集成电路辐照效应和抗辐照加固技术进行深入研究将极大地促进我国国防和现代化事业的发展。集成电路设计工艺从深亚微米逐渐向纳米级技术节点过渡,辐照效应和抗辐照加固技术也日新月异。在0.18μm工艺水平以上,由于器件氧化层和场氧区较厚,总剂量效应较为显着。进入65 nm工艺节点以下,由于器件氧化层减薄,采用浅槽隔离技术,总剂量效应大大降低,已不再成为主要辐照损伤因素。但随着工艺缩减,单粒子效应引发的“软错误”对电路的威胁越来越严重,甚至超过其他所有失效因素的总和,成为电路可靠性的首要问题。本文在深亚微米（0.18μm）和纳米级（65 nm）体硅CMOS工艺水平上,对器件、电路的辐照效应及抗辐照加固技术进行了较为深入的研究,主要研究成果如下:（1）对0.18μm体硅CMOS工艺N沟道core和I/O晶体管进行了总剂量辐照实验,得到了晶体管电气特性在总剂量辐照下的变化。研究发现:辐照累积总剂量提升,晶体管亚阈区漏电流增大,阈值电压漂移,晶体管电气特性退化;I/O晶体管的总剂量效应比core晶体管明显,窄沟晶体管由于辐照诱生窄沟道效应的影响总剂量效应比宽沟晶体管显着;晶体管负体偏置能够减轻器件总剂量效应。基于晶体管辐照实验和器件参数提取,对0.18μm体硅CMOS工艺普通条形栅和无边缘NMOSFET进行了辐照效应SPICE建模。模型仿真结果与实验结果吻合较好,能有效预测器件、电路的总剂量响应。（2）研究了组合逻辑数字电路中SET脉冲的产生和传播。研究发现:入射重离子LET值增大,SET电流脉冲尖峰值增大,电流持续时间延长,SET脉宽增大;SET电流呈现脉冲尖峰之后的平台期,与传统双指数形态不同,表明晶体管电气耦合状态下单粒子响应有别于孤立的晶体管,采用混合模拟仿真能较精准预测电路SEE;宽沟晶体管SET脉宽小于窄沟晶体管,长沟晶体管SET脉宽大于短沟晶体管,在设计中可尽量选用沟道短而宽的晶体管以抑制SET效应。（3）研究了时序逻辑数字电路中SEU的物理机制。研究发现:0.18μm非加固标准6管SRAM的翻转截面高于65 nm SRAM,这主要是由于工艺缩减单粒子敏感体积减小,电荷收集量降低造成的。（4）研究了工艺缩减、工作频率提升等因素对电路SEE的影响。研究发现:增加阱接触数量,减小接触孔与器件之间的距离有助于降低SET脉宽,减轻阱电势调制,从而抑制SEE;重离子入射角度增大,器件间的电荷共享增强,通过脉冲压缩机制有助于减小SET脉宽;深N阱结构能够有效截断重离子入射产生的电荷漏斗,降低敏感节点电荷收集量,使得SET脉宽小于普通双阱工艺结构。（5）提出了一种抗SEU的SRAM单元电路拓扑新结构。此SRAM单元电路的SEU临界电荷高达12,320 fC,是非加固标准6T SRAM单元的1,000倍以上,与其他加固单元电路相比也有显着提升,而电气性能没有显着退化,能充分保证在强辐射环境下的高可靠应用。（6）基于65 nm体硅CMOS工艺设计开发了一款抗辐照加固标准数字单元库,可应用于实际抗辐照加固芯片研制。（7）基于0.18μm和65 nm体硅CMOS工艺分别设计开发了两款抗辐照加固芯片。提出了一种评估电路总剂量效应的正向体偏置法。与晶体管辐照效应SPICE模型仿真对比验证了新方法的有效性。提出了一种高速数据合成电路。与传统数据合成器相比,新数据合成电路避免了数据穿通的可能,且多级级联应用能够保证数据天然同步特性。设计了一种宽带锁相环VCO振荡带自动校准算法,实现了超宽频率范围覆盖的两个VCO振荡频率校正,在较短时间内实现较高精度的频率锁定功能。
文琦琪[10]（2018）在《单粒子效应分析与电路级模拟研究》文中研究说明随着集成电路制造工艺的进步、器件特征尺寸的缩小、系统工作电压的降低和工作频率的提高,宇宙环境中存在的辐射效应对宇航器芯片的影响日益凸显,严重影响各国航天航空领域的发展。高能粒子轰击集成电路敏感区域将会产生单粒子瞬态脉冲,进而可能引起存储数据错误,影响后续计算,甚至导致整个系统崩溃。体硅工艺下,传统的单粒子效应研究主要围绕在器件敏感区域漏极,近年来国际上一些研究表明,器件的瞬态电流脉冲和电荷收集与粒子入射位置有关。本文在研究单粒子效应产生机理和已有SET电流源注入脉冲模型的基础上,重点研究粒子入射位置在阱区时单粒子效应对传统硅工艺器件产生的影响。本文的主要工作如下:1、基于90nm双阱工艺,分别对NMOS和PMOS进行器件三维建模,并与SMIC 90nm库进行工艺校准,校准结果表明本文建立的器件三维模型与实际结果贴合性很高,为后续章节器件级单粒子效应研究的展开提供了准确的模型支持。2、进行器件级单粒子效应研究,研究发现NMOS、PMOS和CMOS反相器的SET电流形状、电压特性均受粒子入射位置和LET值影响。入射位置与漏极边界的距离增大将减小器件收集电荷,电流峰值;LET值增大将增大器件收集电荷,电流复合时间。为后续章节展开的一维SET脉冲电流注入模型建立提供实验数据和现象支持。3、将粒子入射位置引入SET电流源模型研究中,分析建立PN结基于入射距离的一维独立SET电流脉冲注入模型。进一步研究了粒子入射位置在阱区时,寄生双极放大效应对NMOS、PMOS的影响,进而对单个晶体管一维SET电流源进行建模。最后进行电流源模型SPICE验证,结果表明本文基于入射距离建立的一维独立SET电流源模型可以较好的反映入射距离改变时单粒子效应对器件电流脉冲的影响。4、仿真介绍了独立电流源和耦合电流源的区别,基于粒子入射距离对一维耦合SET电流脉冲注入模型进行建模。SPICE仿真验证了本文建立的一维耦合SET电流源能够较好反映粒子入射距离改变时反相器SET电流脉冲特性,同时可以较好的反映耦合电流源存在的“台阶效应”,可应用于电压脉冲宽度的预测,最大误差为11.73%,平均误差为10.76%。
二、Device Physics Research for Submicron and Deep Submicron Space Microelectronics Devices and Integrated Circuits（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Device Physics Research for Submicron and Deep Submicron Space Microelectronics Devices and Integrated Circuits（论文提纲范文）
（1）微纳尺度金薄膜疲劳行为及微观机理研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 金属薄膜材料简介 |
| 1.2.1 金属薄膜材料的分类 |
| 1.2.2 金属薄膜材料的应用 |
| 1.3 金属薄膜材料的力学性能 |
| 1.4 金属薄膜材料的主要变形机制 |
| 1.4.1 位错机制 |
| 1.4.2 晶界或表面相关机制 |
| 1.5 金属材料的疲劳 |
| 1.5.1 块体材料的疲劳损伤行为 |
| 1.5.2 块体材料的疲劳损伤机制 |
| 1.5.3 无约束微尺度材料的疲劳行为与机制 |
| 1.5.4 金属薄膜材料的疲劳行为与机制 |
| 1.6 特殊服役环境下金属线的疲劳 |
| 1.6.1 金属互连线的服役环境 |
| 1.6.2 金属互连线的热疲劳测试方法 |
| 1.6.3 金属互连线的热疲劳行为与机制 |
| 1.7 本论文的意义和主要内容 |
| 第2章 柔性基体上金薄膜的疲劳损伤行为与尺寸效应 |
| 2.1 引言 |
| 2.2 受柔性基体约束Au薄膜的制备与表征 |
| 2.2.1 薄膜制备 |
| 2.2.2 初始的微观结构表征 |
| 2.3 弯曲疲劳实验方法及原理 |
| 2.4 疲劳试验结果 |
| 2.4.1 疲劳寿命曲线 |
| 2.4.2 疲劳后的晶粒微观结构 |
| 2.4.3 损伤行为与损伤转变图 |
| 2.4.4 疲劳后的挤出高度与沿晶裂纹密度统计 |
| 2.5 讨论与分析 |
| 2.5.1 位错滑移的不可逆性 |
| 2.5.2 沿晶裂纹的形成机制 |
| 2.5.3 疲劳损伤行为转变的尺寸效应与机制 |
| 2.6 本章小结 |
| 第3章 金薄膜的疲劳损伤微观机制 |
| 3.1 引言 |
| 3.2 实验方法及原理 |
| 3.3 疲劳挤出的观察与测量 |
| 3.4 归一化挤出高度 |
| 3.5 空位辅助形成挤出机制 |
| 3.5.1 空位在块体材料疲劳中的作用 |
| 3.5.2 薄膜中空位浓度的计算 |
| 3.5.3 薄膜中空位浓度的测量 |
| 3.5.4 薄膜的疲劳微观机制 |
| 3.6 本章小结 |
| 第4章 结合层对金薄膜拉伸与疲劳性能的影响 |
| 4.1 引言 |
| 4.2 柔性基体上Au/Ti薄膜的制备和表征 |
| 4.3 实验方法及原理 |
| 4.4 拉伸实验结果 |
| 4.5 不同厚度Au/Ti薄膜的疲劳性能与损伤行为 |
| 4.5.1 Au/Ti薄膜的疲劳寿命 |
| 4.5.2 Au/Ti薄膜的表面疲劳损伤行为 |
| 4.5.3 弯曲疲劳后的界面与晶界行为 |
| 4.6 Ti结合层对微米厚度薄膜疲劳性能的影响 |
| 4.6.1 Au与Au/Ti薄膜损伤行为的对比 |
| 4.6.2 Au/Ti界面提升薄膜疲劳性能的微观机制 |
| 4.7 Ti结合层对亚微米/纳米厚度薄膜疲劳性能的影响 |
| 4.8 本章小结 |
| 第5章 金薄膜超高周疲劳中的原子扩散效应 |
| 5.1 引言 |
| 5.2 样品制备与实验方法 |
| 5.3 超高周疲劳后薄膜的损伤行为 |
| 5.3.1 Au薄膜的损伤形貌观察 |
| 5.3.2 Au/Ti薄膜的损伤形貌观察 |
| 5.3.3 丘起与孔洞损伤的定量表征 |
| 5.4 丘起的形成机制 |
| 5.4.1 丘起形成的不同理论模型 |
| 5.4.2 丘起形成的微观机制 |
| 5.5 本章小结 |
| 第6章 金互连线的热疲劳损伤行为与尺寸效应 |
| 6.1 引言 |
| 6.2 金互连线的制备与初始结构表征 |
| 6.3 实验方法和原理 |
| 6.4 互连线的温度计算 |
| 6.5 热疲劳寿命与损伤行为 |
| 6.5.1 热疲劳寿命 |
| 6.5.2 热疲劳损伤行为 |
| 6.6 热疲劳中的尺寸效应与机制 |
| 6.6.1 热疲劳损伤的尺度效应 |
| 6.6.2 热疲劳损伤机制 |
| 6.6.3 热疲劳寿命的尺寸效应 |
| 6.7 本章小结 |
| 第7章 全文总结与展望 |
| 7.1 全文总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究成果 |
| 作者简介 |
（2）深亚微米工艺下抗辐照数字集成电路研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 辐射环境介绍 |
| 1.2.1 空间辐射环境 |
| 1.2.2 人工辐射环境 |
| 1.3 国内外研究现状 |
| 1.3.1 研究抗辐照加固技术的必要性 |
| 1.3.2 国内外研究现状 |
| 1.4 本论文的结构安排 |
| 第二章 辐射效应基本理论与加固技术 |
| 2.1 位移损伤 |
| 2.2 单粒子辐射效应 |
| 2.2.1 单粒子辐射效应模型 |
| 2.2.2 先进CMOS工艺的单粒子效应 |
| 2.2.3 单粒子效应加固技术 |
| 2.2.4 三阱工艺 |
| 2.3 总剂量辐射效应 |
| 2.3.1 总剂量效应模型 |
| 2.3.2 先进CMOS工艺器件的总剂量效应 |
| 2.3.3 总剂量辐射加固技术 |
| 2.3.4 新型源区条形P+掺杂的抗辐照NMOS器件结构 |
| 2.4 本章小结 |
| 第三章 28nm三阱工艺CMOS电路的脉冲激光模拟单粒子试验 |
| 3.1 脉冲激光诱发单粒子效应 |
| 3.1.1 激光诱发单粒子效应原理 |
| 3.1.2 脉冲激光单粒子效应试验装置 |
| 3.2 基于28nm体硅CMOS工艺下深N阱结构单粒子辐射研究 |
| 3.2.1 移位寄存器链设计 |
| 3.2.2 移位寄存器链的测试系统 |
| 3.2.3 基于寄存器链的深n阱结构脉冲激光试验流程 |
| 3.2.4 深n阱结构的脉冲激光试验结果 |
| 3.3 本章小结 |
| 第四章 三阱工艺器件的单粒子效应仿真与加固技术研究 |
| 4.1 辐射效应仿真的流程 |
| 4.1.1 TCAD软件介绍 |
| 4.1.2 单粒子仿真流程 |
| 4.2 深N阱对三阱体硅CMOS器件SEE的影响 |
| 4.2.1 不同LET下三阱NMOS的单粒子瞬态效应 |
| 4.2.2 不同LET下三阱NMOS的电荷共享效应 |
| 4.2.3 不同深n阱掺杂浓度的影响 |
| 4.2.4 不同深n阱深度的影响 |
| 4.2.5 不同入射位置和角度的影响 |
| 4.2.6 不同深n阱掺杂浓度对三阱PMOS单粒子瞬态的影响 |
| 4.3 三阱体硅NMOS单粒子瞬态效应的加固方法研究 |
| 4.3.1 p阱接触 |
| 4.3.2 衬体反偏技术 |
| 4.3.3 提高阱掺杂浓度 |
| 4.3.4 条形P+掺杂加固 |
| 4.4 本章小结 |
| 第五章 28nm体硅NMOS器件的总剂量效应研究 |
| 5.1 实验概述 |
| 5.1.1 测试样品 |
| 5.1.2 实验环境与实验流程 |
| 5.2 实验结果与分析 |
| 5.2.1 NMOS器件转移特性随辐照剂量的变化 |
| 5.2.2 阈值电压随辐照剂量的变化 |
| 5.2.3 漏极ON态与OFF态电流随辐照剂量的变化 |
| 5.2.4 亚阈区摆幅随辐照剂量的变化 |
| 5.2.5 栅极电流随辐照剂量的变化 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）HfO2基铁电场效应晶体管存储电路的单粒子效应仿真模拟研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 铁电材料概述 |
| 1.1.1 传统铁电材料简介 |
| 1.1.2 新型氧化铪铁电材料简介 |
| 1.2 铁电存储器 |
| 1.2.1 电容型的铁电存储器 |
| 1.2.2 晶体管型的铁电存储器 |
| 1.3 空间辐射环境和辐射效应 |
| 1.3.1 空间辐射环境 |
| 1.3.2 空间辐射效应 |
| 1.4 HfO_2基FeFET的空间辐射效应研究状况 |
| 1.5 论文的选题依据与主要研究内容 |
| 1.5.1 选题依据和主要工作 |
| 1.5.2 研究框架和论文内容 |
| 第2章 HfO_2基FeFET读写电路仿真 |
| 2.1 引言 |
| 2.2 半导体器件仿真原理 |
| 2.2.1 器件物理模型 |
| 2.2.2 单粒子模型 |
| 2.2.3 Sentaurus TCAD软件的介绍 |
| 2.3 HfO_2基FeFET器件模型的建立 |
| 2.4 HfO_2基FeFET存储单元读写电路的搭建 |
| 2.4.1 器件-电路混合仿真模拟方法 |
| 2.4.2 HfO_2基FeFET存储电路的读写仿真模拟 |
| 2.5 本章小节 |
| 第3章 HfO_2基FeFET器件单粒子瞬态效应研究 |
| 3.1 引言 |
| 3.2 HfO_2基FeFET器件的单粒子瞬态仿真模拟 |
| 3.2.1 电荷有效收集深度的仿真模拟 |
| 3.2.2 器件源极对电荷收集的影响 |
| 3.2.3 器件单粒子敏感节点的分析 |
| 3.3 HfO_2基FeFET器件电荷共享效应的仿真模拟 |
| 3.3.1 器件仿真模拟设置 |
| 3.3.2 若干因素对电荷共享的影响 |
| 3.4 本章小结 |
| 第4章 45 nm工艺下HfO_2基FeFET存储电路单粒子翻转效应仿真模拟 |
| 4.1 引言 |
| 4.2 单束粒子入射HfO_2基FeFET存储电路的单粒子翻转仿真模拟 |
| 4.2.1 单粒子入射铁电存储管漏极对存储信息的影响 |
| 4.2.2 单粒子入射放大器节点对存储信息的影响 |
| 4.2.3 不同剩余极化和矫顽场强度对存储信息的影响 |
| 4.3 双束粒子入射HfO_2基FeFET存储电路的单粒子翻转仿真模拟 |
| 4.3.1 双束高能粒子入射铁电存储管漏极对存储信息的影响 |
| 4.3.2 双束高能粒子入射放大器节点对存储信息的影响 |
| 4.4 本章小结 |
| 第5章 研究总结与工作展望 |
| 5.1 研究总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 个人简历及攻硕期间的学术成果 |
（4）抗辐照加固的8B10B编解码器的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 论文的结构安排 |
| 第二章 辐照来源以及抗辐照加固 |
| 2.1 辐照来源及原理 |
| 2.1.1 辐照来源 |
| 2.1.2 电离辐照效应 |
| 2.1.3 辐照损伤机理 |
| 2.2 抗辐照加固方法 |
| 2.2.1 材料和工艺加固 |
| 2.2.2 设计加固 |
| 2.2.3 封装加固 |
| 2.3 本章小结 |
| 第三章 SerDes芯片概述 |
| 3.1 SerDes电路结构简介 |
| 3.1.1 锁相环 |
| 3.1.2 LVDS技术 |
| 3.1.3 时钟与数据恢复 |
| 3.1.4 串并转换电路 |
| 3.2 8B10B编解码及其他编码技术 |
| 3.2.1 使用8B10B编码的原因 |
| 3.2.2 8B10B编解码原理 |
| 3.2.3 其他编码技术 |
| 3.3 本章小结 |
| 第四章 8B10B编解码电路设计 |
| 4.1 数字IC设计流程 |
| 4.2 编码器设计 |
| 4.2.1 编码器结构设计 |
| 4.2.2 编码器设计原理 |
| 4.2.3 使用查找表设计编码器 |
| 4.3 解码器设计 |
| 4.3.1 COMMA模块 |
| 4.3.2 解码模块 |
| 4.4 本章小结 |
| 第五章 编解码器的抗辐照加固及仿真结果 |
| 5.1 电路设计的加固措施 |
| 5.1.1 基础门电路的加固 |
| 5.1.2 寄存器的加固 |
| 5.1.3 辐照加固电路的仿真结果 |
| 5.2 版图设计的加固措施 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（5）高性能抗辐照DSP内核的物理设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 抗辐照集成电路现状 |
| 1.1.2 高性能抗辐照DSP相关研究 |
| 1.1.3 纳米级工艺下物理设计所面临的挑战 |
| 1.2 国内外相关研究 |
| 1.3 课题来源与研究意义 |
| 1.4 本文的主要工作 |
| 1.5 本文的结构安排 |
| 第二章 抗辐照单元库时序性能分析与物理设计流程 |
| 2.1 抗辐照加固介绍 |
| 2.1.1 辐照效应分类 |
| 2.1.2 辐射效应对电路的影响 |
| 2.1.3 单粒子效应加固 |
| 2.2 抗辐照单元库与通用单元库的性能比较 |
| 2.2.1 多模式多端角模式 |
| 2.2.2 分析方法 |
| 2.2.3 分析结果 |
| 2.3 抗辐照DSP内核物理设计流程 |
| 2.4 本章小结 |
| 第三章 DSP内核的布局与电源网络设计 |
| 3.1 DSP内核结构组成 |
| 3.1.1 DSP内核的整体结构 |
| 3.1.2 DSP内核的数据通路分析 |
| 3.2 DSP内核综合结果分析 |
| 3.2.1 FT-DMx DSP内核约束设置 |
| 3.2.2 FT-DMx DSP内核综合结果 |
| 3.3 DSP内核的布局规划 |
| 3.3.1 DSP内核块面积规划 |
| 3.3.2 存储器的布局规划 |
| 3.3.3 DSP内核总体布局规划 |
| 3.4 寄存器文件布局优化 |
| 3.5 DSP内核的电源网络设计与验证 |
| 3.5.1 电源网络的设计目标 |
| 3.5.2 电源网络的设计实现 |
| 3.5.3 电源网络的分析与验证 |
| 3.6 本章小结 |
| 第四章 DSP内核时钟网络综合与优化 |
| 4.1 DSP内核时钟网络结构 |
| 4.2 PR工具自动时钟树综合 |
| 4.2.1 时钟驱动单元的选择 |
| 4.2.2 时钟树综合约束 |
| 4.2.3 时钟树综合结果分析 |
| 4.3 自动分区域时钟树综合 |
| 4.3.1 门控时钟 |
| 4.3.2 自动分区域时钟树综合的流程 |
| 4.3.3 门控合并 |
| 4.3.4 门控降级 |
| 4.3.5 门控重构 |
| 4.4 DSP时钟网络优化设计 |
| 4.4.1 DSP内核时钟网络的门控逻辑结构 |
| 4.4.2 DSP内核门控合并 |
| 4.4.3 DSP内核门控降级 |
| 4.4.4 DSP内核门控重构 |
| 4.4.5 DSP内核时钟树综合结果分析 |
| 4.5 本章小结 |
| 第五章 抗辐照复位网络综合设计与DSP内核布线 |
| 5.1 抗辐照复位网络设计的原因 |
| 5.2 抗辐照复位网络综合设计方法 |
| 5.2.1 基于特殊滤波单元的复位网络抗辐照加固 |
| 5.2.2 基于指定抗辐照单元的复位网络抗辐照加固 |
| 5.3 DSP内核的布线 |
| 5.3.1 天线效应 |
| 5.3.2 串扰优化 |
| 5.4 静态时序分析 |
| 5.4.1 时序路径与时序分析 |
| 5.4.2 时序违例的修复 |
| 5.5 物理验证 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文工作总结 |
| 6.2 未来研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）铁电存储电路的单粒子效应机制及加固设计研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 铁电存储器概述 |
| 1.1.1 铁电存储器的发展及应用 |
| 1.1.2 铁电存储器的读写原理 |
| 1.2 空间辐射环境 |
| 1.3 空间辐射效应 |
| 1.3.1 总剂量效应及其危害 |
| 1.3.2 单粒子效应及其危害 |
| 1.4 铁电存储器的空间辐射效应研究状况 |
| 1.4.1 铁电存储器的总剂量效应研究进展 |
| 1.4.2 铁电存储器的单粒子效应研究进展 |
| 1.5 论文的选题依据与主要研究内容 |
| 1.5.1 选题依据和主要贡献 |
| 1.5.2 研究框架和论文内容 |
| 第2章 三维器件及铁电存储电路仿真 |
| 2.1 引言 |
| 2.2 半导体器件仿真原理 |
| 2.2.1 器件物理模型 |
| 2.2.2 单粒子入射模型 |
| 2.2.3 器件建模方法 |
| 2.3 CMOS器件和铁电电容模型的建立 |
| 2.3.1 90nm CMOS器件模型的建立 |
| 2.3.2 铁电电容模型的建立 |
| 2.4 90nm工艺下铁电存储单元读写电路的设计 |
| 2.4.1 器件-电路混合仿真模拟方法 |
| 2.4.2 2T2C存储单元读写仿真 |
| 2.4.3 1T1C存储单元读写仿真 |
| 2.5 本章小节 |
| 第3章 90nm CMOS器件单粒子瞬态效应研究 |
| 3.1 引言 |
| 3.2 电荷收集响应过程的仿真模拟 |
| 3.2.1 器件仿真模拟设置 |
| 3.2.2 电荷有效收集深度的模拟分析 |
| 3.2.3 器件源极对电荷收集的作用 |
| 3.3 电荷共享效应的仿真模拟 |
| 3.3.1 器件仿真模拟设置 |
| 3.3.2 若干因素对电荷共享的影响 |
| 3.3.3 三阱和双阱工艺下的电荷收集机制分析 |
| 3.4 SOI器件的单粒子效应仿真模拟 |
| 3.4.1 器件仿真模拟设置 |
| 3.4.2 SOI器件的抗单粒子能力探究 |
| 3.4.3 SOI器件单粒子瞬态响应的温度相关性 |
| 3.5 本章小结 |
| 第4章 90nm工艺下铁电存储电路单粒子翻转效应研究 |
| 4.1 引言 |
| 4.2 铁电存储器中读写信号的单粒子翻转仿真 |
| 4.2.1 单粒子入射字线节点对存储信息的影响 |
| 4.2.2 单粒子入射板线节点对存储信息的影响 |
| 4.2.3 单粒子入射放大器节点对存储信息的影响 |
| 4.3 外围锁存DICE加固结构的单粒子翻转仿真 |
| 4.3.1 单粒子入射引起的单节点翻转 |
| 4.3.2 电荷共享效应引起的单粒子多位翻转 |
| 4.3.3 锁存结构的抗单粒子翻转加固设计 |
| 4.4 本章小结 |
| 第5章 研究总结与工作展望 |
| 5.1 研究总结 |
| 5.2 工作展望 |
| 参考文献 |
| 附录 |
| 致谢 |
| 个人简历及攻硕期间的学术成果 |
（7）基于神经网络的集成电路芯片失效诊断系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究目的和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 集成电路可靠性的研究现状 |
| 1.2.2 人工神经网络技术应用的研究现状 |
| 1.3 本文主要研究内容 |
| 1.4 论文结构安排 |
| 第2章 集成电路失效机理及失效诊断系统结构 |
| 2.1 集成电路失效概述 |
| 2.1.1 主要失效机理的原理 |
| 2.1.2 特征参数的选取 |
| 2.2 集成电路芯片失效诊断系统概述 |
| 2.2.1 系统结构和原理 |
| 2.2.2 系统设计流程 |
| 2.3 本章小结 |
| 第3章 基于FPGA的失效分析系统的设计 |
| 3.1 特征参数处理模块的设计 |
| 3.1.1 SPI传输协议算法 |
| 3.1.2 数字信号恢复定点小数算法 |
| 3.1.3 Kalman滤波器算法 |
| 3.1.4 离差标准化算法 |
| 3.1.5 特征参数处理模块综合与调试 |
| 3.2 前馈神经网络模块的设计 |
| 3.2.1 神经网络原理概述 |
| 3.2.2 前馈神经网络架构实现 |
| 3.2.3 输出分类函数的实现 |
| 3.2.4 前馈神经网络模块综合与调试 |
| 3.3 本章小结 |
| 第4章 神经网络失效预测模型的软硬件协同实现 |
| 4.1 神经网络训练平台设计 |
| 4.1.1 基于Pytorch的前馈神经网络 |
| 4.1.2 BP学习训练算法原理 |
| 4.2 软硬件协同的主控GUI设计 |
| 4.2.1 使用PyQt5设计界面 |
| 4.2.2 GUI界面代码完善 |
| 4.3 本章小结 |
| 第5章 基于神经网络的失效诊断系统的验证实验 |
| 5.1 分离待测系统的验证实验 |
| 5.1.1 CMOS静态存储单元仿真参数验证实验 |
| 5.1.2 FPGA芯片三温测试参数验证实验 |
| 5.2 基于待测系统的验证实验 |
| 5.2.1 待测系统的设计和制作 |
| 5.2.2 待测系统与失效诊断系统协同验证实验 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（8）应变Si纳米MOS器件单粒子效应研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 应变Si技术的发展及研究现状 |
| 1.3 单粒子辐射效应的发展及研究现状 |
| 1.4 本文研究内容及章节安排 |
| 第二章 应变Si技术及单粒子效应 |
| 2.1 应变Si技术 |
| 2.1.1 单轴应变 |
| 2.1.2 双轴应变 |
| 2.2 单粒子效应分类 |
| 2.3 单粒子效应的电荷收集 |
| 2.3.1 单粒子电荷的产生和复合 |
| 2.3.2 单粒子电荷收集机理 |
| 2.3.3 单粒子瞬态效应模型 |
| 2.4 本章小结 |
| 第三章 单轴应变结构对Si NMOS器件单粒子瞬态影响研究 |
| 3.1 单轴应变Si NMOS器件仿真模型 |
| 3.2 氮化硅膜的能量阻挡模型建立 |
| 3.3 不同氮化硅膜厚度下的单粒子瞬态 |
| 3.3.1 电离损伤参数提取 |
| 3.3.2 不同氮化硅膜厚度下的单粒子瞬态研究 |
| 3.4 不同重离子能量下的单粒子瞬态 |
| 3.4.1 电离损伤参数提取 |
| 3.4.2 不同重离子能量下的单粒子瞬态研究 |
| 3.5 本章小结 |
| 第四章 NMOS器件的SET电荷收集机制研究 |
| 4.1 单粒子效应瞬态特性研究 |
| 4.1.1 离子入射位置对SET影响 |
| 4.1.2 漏极偏置对SET影响 |
| 4.1.3 LET值对SET影响 |
| 4.2 双极效应研究 |
| 4.2.1 单个NMOS器件双极放大效应研究 |
| 4.2.2 反相器链的双极效应研究 |
| 4.3 总剂量辐照对单粒子瞬态效应影响 |
| 4.3.1 总剂量效应模型参数提取 |
| 4.3.2 总剂量效应与单粒子效应耦合仿真 |
| 4.4 本章小结 |
| 第五章 抗单粒子加固结构研究 |
| 5.1 加固结构 |
| 5.1.1 漏极扩展加固结构 |
| 5.1.2 源极扩展加固结构 |
| 5.2 两种加固结构的仿真 |
| 5.2.1 漏极扩展结构仿真 |
| 5.2.2 源极扩展结构仿真 |
| 5.2.3 两种结构的对比和讨论 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）深亚微米和纳米级集成电路的辐照效应及抗辐照加固技术（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 辐射环境 |
| 1.1.2 抗辐照大规模集成电路的应用需求 |
| 1.2 国内外研究现状 |
| 1.3 本文主要研究内容 |
| 1.4 本文组织结构 |
| 第二章 电离辐射总剂量效应及加固技术 |
| 2.1 CMOS器件的总剂量效应概述 |
| 2.1.1 电荷生成 |
| 2.1.2 氧化层陷阱电荷俘获 |
| 2.1.3 界面陷阱电荷俘获 |
| 2.1.4 器件特性改变 |
| 2.1.5 边缘漏电效应 |
| 2.1.6 NMOSFET漏电流的影响因素 |
| 2.2 0.18 μm NMOSFET总剂量辐照实验 |
| 2.2.1 core晶体管的总剂量响应 |
| 2.2.2 I/O晶体管的总剂量响应 |
| 2.2.3 总剂量效应对晶体管特性参数的影响 |
| 2.3 0.18 μm NMOSFET抗总剂量加固技术 |
| 2.3.1 无边缘晶体管 |
| 2.3.2 无边缘晶体管SPICE建模 |
| 2.4 纳米器件的总剂量效应 |
| 2.4.1 65 nm体硅CMOS器件的总剂量效应 |
| 2.4.2 工艺缩减对纳米器件总剂量效应的影响 |
| 2.5 本章小结 |
| 第三章 单粒子效应的机理 |
| 3.1 单粒子效应概述 |
| 3.2 单粒子瞬态的产生和传播 |
| 3.2.1 数字电路中的SET效应 |
| 3.2.2 SET脉冲在组合逻辑电路中的传播 |
| 3.3 单粒子翻转的形成机制 |
| 3.3.1 SEU的物理机制 |
| 3.3.2 SEU模拟仿真 |
| 3.4 单粒子效应的若干影响因素 |
| 3.4.1 工艺缩减 |
| 3.4.2 工作频率提升 |
| 3.4.3 离子能量 |
| 3.4.4 离子入射位置 |
| 3.4.5 阱接触 |
| 3.4.6 离子入射角度和阱结构 |
| 3.5 本章小结 |
| 第四章 单粒子效应的加固技术 |
| 4.1 单粒子效应加固技术回顾 |
| 4.1.1 工艺加固 |
| 4.1.2 设计加固 |
| 4.2 一种抗单粒子翻转的新型SRAM单元电路设计 |
| 4.3 抗辐射加固标准数字单元库设计 |
| 4.3.1 抗辐照加固标准数字单元设计 |
| 4.3.2 抗辐照加固标准数字单元库开发 |
| 4.3.3 抗辐照加固标准数字单元库的特征化 |
| 4.3.4 抗辐照加固标准数字单元测试芯片设计 |
| 4.4 本章小结 |
| 第五章 电路级抗辐照加固设计 |
| 5.1 0.18 μm抗辐照CMOS电路设计 |
| 5.1.1 抗总剂量加固基准偏置电路设计 |
| 5.1.2 芯片测试结果分析 |
| 5.1.3 评价电路总剂量效应的正向体偏置法 |
| 5.2 65 nm抗辐照CMOS电路设计 |
| 5.2.1 电路核心模块设计方案 |
| 5.2.2 芯片抗辐照加固设计 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文主要贡献 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）单粒子效应分析与电路级模拟研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要工作 |
| 1.4 论文的组织结构 |
| 第二章 单粒子效应理论基础 |
| 2.1 单粒子效应的产生机理 |
| 2.2 单粒子瞬态的传播 |
| 2.3 单粒子瞬态模拟方法 |
| 2.3.1 基于器件级的仿真模拟 |
| 2.3.2 基于电路级的仿真模拟 |
| 2.3.3 基于器件-电路级的仿真模拟 |
| 2.4 电流源注入脉冲模型 |
| 2.4.1 双指数注入脉冲模型 |
| 2.4.2 瞬态注入脉冲模型 |
| 2.5 反相器翻转机制 |
| 2.6 本章小节 |
| 第三章 器件级单粒子效应研究 |
| 3.1 引言 |
| 3.2 三维器件模型建立 |
| 3.2.1 Sentaurus TCAD工具简介 |
| 3.2.2 三维器件建模与工艺校准 |
| 3.2.3 重离子仿真参数设置 |
| 3.3 粒子入射位置对SET脉冲的影响 |
| 3.3.1 NMOS器件入射位置改变对SET的影响 |
| 3.3.2 PMOS器件入射位置改变对SET的影响 |
| 3.3.3 反相器入射位置改变对SET的影响 |
| 3.4 LET值对SET脉冲的影响 |
| 3.4.1 NMOS LET值改变对SET的影响 |
| 3.4.2 PMOS LET值改变对SET的影响 |
| 3.4.3 反相器LET值改变对SET的影响 |
| 3.5 本章小节 |
| 第四章 一维独立SET电流脉冲注入模型研究 |
| 4.1 引言 |
| 4.2 PN结一维SET电流脉冲建模 |
| 4.2.1 PN结一维SET电流脉冲模型 |
| 4.2.2 PN结一维SET电流脉冲模型修正 |
| 4.3 单个晶体管SET脉冲建模 |
| 4.3.1 一维电流源注入模型修正 |
| 4.3.2 NMOS双极放大效应与入射位置的关系 |
| 4.3.3 PMOS双极放大效应与入射位置的关系 |
| 4.4 SPICE仿真验证 |
| 4.4.1 PN结SET电流脉冲模型验证 |
| 4.4.2 单个晶体管SET电流脉冲模型验证 |
| 4.5 本章小节 |
| 第五章 一维耦合SET电流脉冲注入模型研究 |
| 5.1 引言 |
| 5.2 独立电流源与耦合电流源的区别 |
| 5.3 一维耦合SET电流脉冲注入模型建模 |
| 5.4 SPICE仿真验证 |
| 5.5 本章小节 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
四、Device Physics Research for Submicron and Deep Submicron Space Microelectronics Devices and Integrated Circuits（论文参考文献）
- [1]微纳尺度金薄膜疲劳行为及微观机理研究[D]. 陈红蕾. 中国科学技术大学, 2021
- [2]深亚微米工艺下抗辐照数字集成电路研究[D]. 徐博洋. 电子科技大学, 2020(01)
- [3]HfO2基铁电场效应晶体管存储电路的单粒子效应仿真模拟研究[D]. 黎华梅. 湘潭大学, 2020(02)
- [4]抗辐照加固的8B10B编解码器的设计[D]. 刘航嘉. 电子科技大学, 2020(07)
- [5]高性能抗辐照DSP内核的物理设计[D]. 杨隆俊. 西安电子科技大学, 2020(05)
- [6]铁电存储电路的单粒子效应机制及加固设计研究[D]. 高占占. 湘潭大学, 2019(02)
- [7]基于神经网络的集成电路芯片失效诊断系统设计[D]. 孙斌. 哈尔滨工业大学, 2019(01)
- [8]应变Si纳米MOS器件单粒子效应研究[D]. 张倩. 西安电子科技大学, 2019(02)
- [9]深亚微米和纳米级集成电路的辐照效应及抗辐照加固技术[D]. 李铁虎. 西安电子科技大学, 2018(07)
- [10]单粒子效应分析与电路级模拟研究[D]. 文琦琪. 电子科技大学, 2018(08)