一、史密特触发器迟滞的抑制（论文文献综述）
陈哲[1]（2018）在《基于模拟移相器和脉冲压缩器（ASPC）的信号预处理原型系统及集成研究》文中提出相控阵雷达因为具有体积小、质量轻、扫描速度快得到广泛的运用,如果将其频率提高,有望实现高探测精度、高分辨成像等。但是当相控阵雷达工作频率提升至甚高频段时,接收器中的直接下变频和后端DSP中数字采样存在极大挑战,下变频功耗变大,后端DSP难以达到实时处理。针对此问题,本项目组基于SIP的封装集成方式提出了新的雷达接收机链路——模拟移相器、脉冲压缩器（ASPC）信号预处理系统电路,该系统主要由移相器、脉冲压缩器、放大器、检波电路、施密特触发器组成。本文基于ASPC信号预处理系统电路,主要完成以下几点工作:（1）完成ASPC信号预处理系统的电路设计,在ADS中完成信号完整性的验证,并通过PCB板级进行实物验证。并针对该ASPC信号预处理电路,通过薄膜工艺进行SIP封装集成,从而实现电路小型化。（2）针对ASPC信号预处理系统的重要组成,设计一款6-T高频施密特触发器。该施密特触发器主要通过电压反馈来提升其转换速度,通过改变衬底偏置电压来改变其转换阈值,使其采集的信号的频率达到7GHz。（3）初步完成高频ASPC信号预处理电路集成设计,着重研究了该系统中的检波电路。本文主要研究检波电路中的微带滤波器,通过调节传输线长度和减小低阻抗线特征阻抗或增加高阻抗线的特征阻抗来抑制阻带内的寄生通带,使其截止频率为3.5GHz,通带内插入损耗小于1dB,在5.5-15GHz内插入损耗大于20dB。该ASPC信号预处理雷达接收机电路有别于传统的雷达接收机,脉冲压缩信号预处理功能从DSP数字信号处理中分离出来,由脉冲压缩器实时完成,减轻了数字信号处理的压力,使DSP达到实时处理的要求。由于脉冲压缩器代替了雷达电路中的下变频,所以节省了功耗开销,避免了由于下变频而带来的信号失真;将施密特触发器代替ADC,减小了整个系统电路的功耗,增加了电路采集信号的速度。
唐硕[2]（2019）在《基于片上变压器的抗辐照数字隔离器的设计》文中提出随着集成电路逐渐发展到深亚微米级,电路的可靠性问题越来越值得关注。不仅在航空航天领域,低海拔工作的电路也可能发生软错误。同时,电子设备的安全性能也逐渐受到关注。数字隔离器的作用是将两个系统进行电流隔离,确保电气绝缘的基础上实现两系统间的信息交互或功率传输。数字隔离器不仅可以提高设备的电气安全,还可以防止系统之间互相干扰。数字隔离器的隔离方式分为光耦隔离、变压器隔离和电容隔离。光耦传输速率低且面积功耗大,电容隔离无差分输入共模抑制特性较差,分离式变压器隔离很难实现单片集成。利用MEMS工艺可以在硅衬底上制作芯片级片上微型变压器,可以实现低功耗、耐高压隔离、小型化的数字隔离器变压器的单片集成。本文的设计采用面对面芯片堆叠结构的片上变压器实现隔离。基于片上变压器的数字隔离器需要采用相匹配的调制模式。本文采用脉冲计数调制模式,即将数字方波信号的上升沿调制成2个窄的正脉冲,下降沿调制成1个窄的正脉冲。根据该调制模式,设计出数字隔离器的发送模块和接收模块。发送模块中包括调制模块和刷新模块,无论是直流还是方波信号都能被正确的调制并发送。调制后的信号经过片上变压器由接收器接收后解调,恢复原始信号。集成电路的电离辐射效应分为总剂量辐射效应（TID）和单粒子辐射效应（SEE）。TID会诱发场氧下漏电流以及阈值电压的漂移。SEE中主要有SET、SEU、SEL。即SEE会诱发输出节点非正常翻转以及触发闩锁电流。本文在已设计的数字隔离器电路的基础上,对电路进行电路级和版图级的抗辐射加固,实现整个数字隔离器的抗辐射能力。其中包括采用双互锁存储结构以及时间冗余结构对时序电路进行加固;采用加强网络的方法对组合逻辑门电路进行加固;版图设计中采用环栅结构;对于关键器件,采用保护环结构进行加固。本文设计基于CSMC 0.5μm MIX-Signal工艺设计,实现一个双向四通道的基于片上变压器的抗辐照数字隔离器。通过Cadence Spectre仿真以及流片验证,本文设计的抗辐照数字隔离器可在温度为-40℃+125℃,电源电压为3V5.5V范围内实现大于60MBPS隔离传输,传输延迟小于32ns。抗辐射加固后的隔离器抗TID能力大于100krad（Si）,SEL的LET阈值大于60MeV.cm2/mg。
伍凤娟[3]（2015）在《开关型霍尔电路芯片的设计》文中研究表明随着信息技术的发展,传感器技术得到了广泛应用,具有体积小、成本低、结构简单的霍尔传感器备受青睐。本文在现有霍尔电路基础上研究了一款开关型霍尔电路芯片,它能够将作用在霍尔元件上的磁信号转换为电信号,并通过对霍尔电势的分析检测磁场的存在,体积小、抗干扰能力强。通过对霍尔效应以及霍尔电路工作原理的深入分析并结合国内现有的工艺条件,设计了一款开关型霍尔电路芯片。芯片主要包括:稳压电路、霍尔元件、差分放大电路、施密特触发器电路、集电极开路输出电路。分析、比较了几种消除霍尔元件失调电压的方法,最终采用旋转电流法,并将霍尔元件置于整个芯片的中间位置以减小压阻效应的影响。为了便于对霍尔电路进行仿真,提高仿真精度,对霍尔元件进行了深入分析并采用Verilog-A语言建立了霍尔元件模型。采用施密特触发器实现开关型霍尔电路芯片的迟滞特性,并对其两个翻转点进行了定性分析与定量计算。当外界磁场增加到开启点时,输出变为低电平,继续增大磁场,输出状态不变。如果磁场开始变小,只有当磁场减小到释放点时,输出电压才会由低电平变为高电平。当磁场大小处于迟滞区间时,输出状态保持不变,从而确保电路可靠、稳定地工作。在对各模块电路的组成及工作原理进行分析的基础上,设计了霍尔电路芯片整体电路,并通过仿真分析验证了所设计电路的可行性。最后,采用2μm 36V Bipolar工艺设计了芯片版图,并通过DRC检查和LVS验证。同时,对所设计版图进行流片验证,对流片的芯片进行测试,结果表明其各项性能指标达到了设计要求。
冯启垚[4]（2019）在《数字隔离器芯片的研究与设计》文中研究表明电子产品的安全性和稳定性是电源技术在设计需要考虑的重要性能指标。考虑到电子产品工作条件和环境的不确定性,常常会在诸如高压条件下、特高压等极端工作条件和潮湿、高温等恶劣工作环境下使用,例如在工业应用中,IGBT与其驱动电路是典型的高压工作电路与低压逻辑控制电路,由于存在极大的压差,因此需要引入隔离来保证控制电路的安全。隔离芯片可以实现高压工作电路与低压控制电路之间的隔离,保证低压侧芯片的安全工作,具有重要的工程应用和研究意义。本文主要对隔离技术中的基于片上变压器的数字隔离器展开研究。针对数字隔离器的置位/复位调制、幅度调制、脉冲计数调制和脉冲极性调制等四种方案,主要对目前在速度、延时等指标上具有优势的脉冲计数调制和脉冲极性调制进行设计和分析。脉冲计数调制使用片上变压器原边的一个端子,用双脉冲刻画输入信号上升沿、单脉冲刻画输入信号下降沿,而脉冲极性调制将原边的两个端子都利用起来,用其一端子的正脉冲刻画上升沿、另一端子的负脉冲刻画下降沿。基于两种调制方案的不同工作模式,本文完成了两种调制方案的发射模块和接收模块设计,并对其中的各个子模块进行详细的设计和说明,包括脉冲计数调制电路中用于应对可能出现的各种外部干扰和内部毛刺的滤波器电路和单稳态电路、用于调制编码输入信号的调制编码电路等,脉冲极性调制电路中用于分离输入信号边沿的脉冲检测电路、用于高速比较的比较器、用于抵抗干扰信号的高速迟滞比较器等,同时对设计的电路完成相应的前端仿真;针对在速度上更具优势的脉冲极性调制方案,进行后端版图设计和仿真验证;同时基于片上变压器的仿真流程,采用变压器的等效电路模型,结合当下主流片上变压器的设计工艺和材料,对片上变压器进行具体的版图设计。得到完整的基于片上变压器的数字隔离器设计。基于Xfab 0.18μm工艺的仿真验证,对脉冲计数调制和脉冲极性调制的各个子模块进行详细的仿真验证,均达到了功能设计要求;对于两种调制方案,结合片上变压器模型对完整的信号隔离传输进行系统级的仿真验证,在5V工作电压、-20℃100℃工作条件下实现超过100Mbps的信号传输,其中传输延迟在输入100MHz信号、5V工作电压情况下保持在14.55ns,与目前主流芯片厂商ADI的ADuM128X系列数字隔离器的传输延时指标保持基本一致。
谭春玲,常昌远,邹一照[5]（2006）在《一种BiCMOS过温保护电路》文中进行了进一步梳理在分析现有过温保护电路的基础上,针对它们电路结构复杂、功耗较高、工作电压高等缺点提出了一种用于集成电路内部的采用BiCMOS工艺的过温保护电路,电路结构简单、功耗较低、工作电压低、抗干扰能力强,对温度的迟滞特性避免了热振荡对芯片带来的危害。采用0.6μmBiCMOS工艺的HSPICE仿真结果表明,该电路对因电源电压、和工艺参数变化而引起的温度迟滞特性的漂移具有很强的抑制能力。
黄成龙[6]（2018）在《单畴和多畴铁电晶体管SPICE建模及应用》文中研究表明由于铁电晶体管具有负电容现象、多重电导可调以及非易失特性,使其在低功耗、低操作电压、存储、神经网络电路方面受到广泛的关注。基于铁电晶体管的这些优异的电学性质,本文基于物理理论建立起单畴和多畴铁电晶体管的SPICE模型,并对铁电晶体管的电学性能以及电路应用进行分析。主要研究内容如下:1.首先针对铁电晶体管的负电容现象建立晶体管的SPICE模型,模型的建立使用了Landau-Khalatnikov理论描述并且认为铁电薄膜是单畴。模型建立后进行精度比较,结果表明我们的模型精度较高、适用偏置条件较广、并且无需初始化条件。利用该模型进行铁电晶体管的电学性能仿真,结果表明了铁电晶体管的栅极放大作用随着铁电薄膜的厚度增加而增强,当铁电薄膜厚度达到一定厚度时,便会出现迟滞现象,这种现象作为一种不稳定的能力状态,在数字电路的设计中要尽量避免。通过亚阈值摆幅的仿真表明铁电晶体管能够实现Sub-60mV/decade。通过转移特性仿真,铁电晶体管具有更大的饱和沟道电流,这些优异的电学性质为目前逐渐增加的电路功耗问题提供了解决方法。2.基于铁电晶体管的优异的电学性质,我们进行了功能电路的仿真,得到以下结果:考虑铁电薄膜的厚度为（10～30nm）范围内,在环形振荡器的仿真中,我们发现较低的阻尼系数可以获得更低的延时,我们选用阻尼系数为0.01Ω?m。在低操作电压下铁电晶体管的传播延时要低于MOSFETs,并且铁电晶体管的直流功耗与动态功耗相比MOSFETs均有所降低,实现了铁电晶体管的在低操作电压下的低功耗操作。通过将铁电晶体管应用于6T-SRAM仿真实验中,发现铁电晶体管组成的SRAM相比MOSFETs组成的6T-SRAM具有更低的读写延迟以及更大的噪声容限,这是由于铁电晶体管由于栅极放大作用使其拥有更高的饱和电流以达到快速充放电的目的,并且6个铁电晶体管的直流翻转功耗要低于MOSFETs。应用铁电晶体管的迟滞行为组成了施密特触发器,该施密特触发器实现了在操作电压为0.2V情况下正常工作。3.考虑更实际的情况应用Preisach理论建立铁电晶体管的多畴模型,使用tanh函数表达铁电迟滞行为,并提出了修改计算不饱和迟滞回线的方法,使用Verilog-A语言建立起多畴铁电电容的SPICE模型并与MOSFETs组合建立铁电晶体管模型。利用仿真得到的多重电导可调的电学性质提出基于铁电晶体管的突触电路,并将其应用于Temporal rule神经网络电路的仿真中,结果表明经过多次训练之后能够实现对IRIS数据集的正确分类。
陆扬扬[7]（2016）在《基于低延时电平移位电路的半桥驱动芯片设计》文中研究指明高压半桥驱动芯片,由于其具有高可靠性、低成本、智能化等优点,在白色家电、电动交通工具、中小功率工业设备等领域获得了广泛应用。高压电平移位技术作为高压半桥驱动芯片的核心技术之一,其电路特性将直接影响到半桥驱动芯片的工作性能（传输延时、静态功耗等）和噪声抑制能力（dV/dt噪声及VS负偏压）。因此,对高压电平移位电路的传输特性及可靠性进行系统研究具有重要意义。本文重点分析了半桥驱动芯片电平移位技术,对dV/dt噪声、VS负偏压的产生机理及抑制技术进行了分析,指出了缩短传输延时与提升芯片抗噪可靠性的矛盾,提出了一种有源负载的高压电平移位技术,通过负载阻值的自适应设计,既可以降低噪声在负载上的电压降,又可以有效地降低LDMOS漏端的传输电压,进而降低了负载噪声、提高了高压电平移位电路的VS负压承受能力；其次,分析了高压半桥驱动芯片的延时特性,指出高侧通道中的高压电平移位电路和噪声滤波电路是传输延时的主要来源,采用了一种全差分迟滞比较结构的噪声滤波电路,不仅有效地降低了传输延时,而且有效滤除了dV/dt噪声,最终提升了芯片的抗噪可靠性。基于华润上华的700V 1μm Bipolar-CMOS-DMOS （BCD）工艺,设计了一款采用新型高压电平移位电路的高压半桥驱动芯片,并进行测试。测试结果表明：采用本文高压电平移位电路的半桥驱动芯片,dV/dt噪声能力高达85V/ns,在15V电压下VS负偏压能力达到-10.54V,高侧通道传输延时约93ns。
胥林江[8]（2015）在《一种高性能IGBT驱动电路设计》文中研究表明作为电力电子领域新一代的主流产品,IGBT的应用涉及到国民经济的各个部门,是节约能源,发展低碳经济的关键支撑技术之一,它具有输入阻抗高、导通压降低、峰值电流容量大等优点。其驱动与保护电路作为IGBT应用中的关键技术之一,是保证IGBT高效、可靠运行的必要条件,所以设计一款性能优异的IGBT驱动保护电路是十分必要的。本课题基于1μm 600 V BCD工艺平台,研究设计了一种用于600 V的IGBT驱动保护电路,电路采用半桥结构,可广泛应用于PWM电机控制、DC-AC逆变等领域中。电路设计具体指标包括:芯片高低端电源输入为14 V到18 V,高端最高浮动偏置电压为600 V,能够提供峰值为1 A和-2 A的栅极驱动电流,同时芯片集成了欠压锁定,过温保护等功能,能够兼容3.3 V及5 V TTL逻辑控制信号。在电路设计过程中,首先通过对常见的IGBT驱动电路的拓扑结构、驱动原理与应用的分析,确定了电路的总体结构与设计性能指标;然后开始对电路中的各子模块电路进行分析设计,本文详细地对以下模块:输入逻辑控制电路、窄脉宽拓展电路、5 V电源转换电路、电流基准电路及欠压锁定电路进行了原理分析与设计,利用仿真软件Hspice对电路中各个子电路模块进行了仿真分析与验证,并根据仿真结果优化电路性能。最后,作者简要介绍了驱动电路中其余子模块电路的功能与仿真结果,根据各子电路的功能,详细地分析了本课题驱动保护电路的工作原理,同时利用仿真软件Hspice对设计的IGBT驱动电路低端控制驱动电路进行了仿真分析,验证电路指标。
陆扬扬[9]（2020）在《氮化镓功率器件栅驱动芯片关键技术研究》文中指出高压功率器件和驱动芯片的不断创新推动着电源系统快速发展,目前硅基功率器件特性已接近理论极限,阻碍了电源系统效率的进一步提升,采用氮化镓功率器件替代传统硅基功率器件正成为突破电源系统效能瓶颈的有效途径之一。但是,由于GaN功率器件具有开关速度快、栅极击穿电压低、反向续流损耗大等特点,传统高压驱动芯片无法高效可靠地驱动GaN功率器件。因此,研究GaN功率器件专用驱动芯片迫在眉睫。其中,如何提升芯片的传输速度、保护GaN器件栅极及优化死区时间是芯片设计的难点。本文针对上述技术难点,系统性地研究了GaN功率器件专用驱动芯片的瞬态噪声抑制技术、栅极钳位技术以及自适应死区技术,提出了相应的创新方法,并基于国内700V高低压兼容BCD工艺完成了芯片的流片验证。论文的主要创新研究如下:1.研究了dVs/dt瞬态噪声干扰驱动芯片导致信号紊乱的工作机理,重点剖析了芯片瞬态噪声抑制能力与传输延时之间的矛盾关系,指出优化瞬态噪声抑制能力与延时的关键在于滤除差模噪声,据此提出了一种双重互锁高压电平移位电路。实验结果表明,芯片的传输延时低于25ns且抗dVs/dt瞬态噪声能力大于100V/ns。2.提出了一种双电平自举栅极钳位保护技术。通过负压检测输出信号控制高压侧自举电容的充电通路,实现栅压钳位;通过隔离的双电平自举电路扩展了电平移位电路的输出电压范围,提升了芯片的Vs负偏压能力。实验结果表明,5V电源电压下,芯片的Vs负偏压能力达到-6V,同时品质因子提升了20%以上。3.提出了一种采用阶梯式动态延时电路的自适应死区技术。根据死区结束时刻开关节点的电压状态动态加减延迟线的延时值,从而自适应调整死区时间。实验结果表明,高侧器件关断至低侧器件开启的最小死区时间达到11.6ns,而低侧器件关断至高侧器件开启的最小死区时间达到8.4ns。4.提出了一种采用预充电技术的高调谐线性度张弛振荡器。通过抵消电容预充电和有效充电两个阶段的过充电压,消除了比较器失调和环路延时对振荡器频率的影响。实验结果表明,振荡器线性度达到了99.41%。5.详细设计了GaN功率器件栅驱动芯片中输入级电路、输出级小死区电路、欠压保护电路等关键模块电路,研制了一款GaN功率器件专用驱动芯片,完成了传输延时、开关特性及保护性能等关键参数的测试和考核。
祝靖[10]（2015）在《高压栅极驱动芯片可靠性研究》文中研究说明高压栅极驱动芯片属于高低压兼容功率集成电路,可替代传统分立元件搭建的驱动方案,用来控制驱动高压功率器件。从而有效地减少系统中的元件个数,降低系统功耗与面积。目前,高压栅极驱动芯片已成为节能电机控制系统中的核心元件,应用于变频家电、电动交通工具、中小功率工业设备等领域。以上领域对芯片的可靠性都提出了很高的要求。高低压隔离技术是高压栅极驱动芯片设计的关键,虽然,目前分离式降低表面电场技术（Divided-RESURF）克服了高压互连及高侧漏电等问题,但是,由于隔离结构内嵌横向双扩散金属氧化物半导体器件（LDMOS）,使得整体结构仍存在局部击穿与高温反偏应力（HTRB）考核下电学性能退化等风险。此外,在感性负载系统中,芯片容易在瞬态vs负过冲噪声与快速电压变化dvs/dt噪声的影响下,发生误开启、闩锁等问题。以上可靠性问题严重制约着高压栅极驱动芯片的应用。本文基于1μm 600V体硅高低压兼容工艺,先后对芯片的隔离可靠性及抗噪能力提升技术进行了系统地分析与研究。主要研究工作包括：1、提出了一种内嵌LDMOS器件的双条状N阱辅助耗尽Divided-RESURF隔离结构,有效地抑制了P型隔离阱对LDMOS器件漂移区电荷平衡的影响,降低了隔离结构高压侧拐角处的电场强度,避免了局部击穿,提高了击穿电压。在相同漂移区长度下,新型隔离结构的耐压提升了15.8%,高侧泄漏电流低于1μA。2、深入研究了嵌入在隔离结构中的LDMOS器件在高温反偏应力下击穿电压与导通电阻退化的内在机理,提出了一种降低表面栅极场板末端电场的新型结构,有效地抑制了表面可动离子对器件电学性能的影响,成功通过了1000小时的HTRB考核。3、分析了瞬态vs负过冲噪声产生的原因,并深入研究了其导致高压栅极驱动芯片失效的机理,提出了一种提升芯片抗瞬态vs负过冲能力的新型电路结构,通过采样瞬态vs负过冲信号并控制芯片的灌电流能力来降低噪声的持续时间,从而有效地提升芯片的抗噪能力。实验结果表明,采用该新型电路结构的高压栅极驱动芯片,其抗瞬态vs负过冲能力可达-98V。4、深入分析了vs/dt噪声产生的原因及其对高压栅极驱动芯片的影响,研究了传统抗噪能力提升电路的弊端,提出一种双脉冲触发电容负载型电平移位电路结构,规避了传统电路中位移电流流过电阻负载而导致的误触发风险。实验结果表面,采用新型电平移位电路的高压栅极驱动芯片,抗dvs/dt噪声能力高于85V/ns。5、对高压栅极驱动芯片的输入级电路、脉冲产生电路、欠压保护电路、抗静电保护电路等关键电路进行了详细的分析与设计,并对关键器件版图进行了重点研究,最后完成了全芯片的版图设计与流片。6、完成了高压栅极驱动芯片的静态参数、动态参数、抗瞬态vs负过冲能力及抗dvs/dt噪声能力等参数测试与可靠性考核。所设计的芯片成功应用于航空模型电调系统。
二、史密特触发器迟滞的抑制（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、史密特触发器迟滞的抑制（论文提纲范文）
（1）基于模拟移相器和脉冲压缩器（ASPC）的信号预处理原型系统及集成研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 新型雷达接收机信号预处理结构与实现方式 |
| 1.3 本论文的主要内容和结构安排 |
| 第二章 ASPC信号预处理系统设计及原理验证 |
| 2.1 ASPC信号预处理系统电路 |
| 2.2 射频放大器的主要性能指标 |
| 2.3 检波电路 |
| 2.3.1 检波原理 |
| 2.3.2 检波方法 |
| 2.3.3 低通滤波器 |
| 2.4 匹配电路 |
| 2.5 ASPC信号预处理系统设计与验证 |
| 2.5.1 ASPC信号预处理系统设计 |
| 2.5.2 ASPC信号预处理系统PCB板级设计 |
| 2.6 本章小结 |
| 第三章 ASPC信号预处理系统的SIP封装集成设计 |
| 3.1 SIP技术简介 |
| 3.2 ASPC信号预处理电路SIP实现 |
| 3.2.1 基板的选择 |
| 3.2.2 基板膜层制备 |
| 3.2.3 版图布局说明 |
| 3.2.4 版图设计 |
| 3.2.5 ASPC信号预处理电路的封装 |
| 3.3 本章小结 |
| 第四章 高速低电压施密特触发器的研究 |
| 4.1 施密特触发器研究现状 |
| 4.2 电路描述 |
| 4.2.1 传统CMOS施密特触发器 |
| 4.2.2 6-T施密特触发器 |
| 4.3 驱动大容性负载电路 |
| 4.4 仿真结果 |
| 4.5 本章总结 |
| 第五章 Ku波段ASPC信号预处理系统设计 |
| 5.1 Ku波段ASPC信号预处理系统的集成 |
| 5.2 Ku波段检波电路 |
| 5.2.1 微带滤波器国内外研究现状 |
| 5.2.2 微带传输线 |
| 5.2.3 低通滤波器微带实现 |
| 5.2.4 高低阻抗微带低通滤波器设计 |
| 5.3 本章小结 |
| 第六章 全文总结与工作展望 |
| 6.1 工作总结 |
| 6.2 下一步工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（2）基于片上变压器的抗辐照数字隔离器的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 论文研究背景和意义 |
| 1.2 数字隔离器的研究历史与现状 |
| 1.3 本文的主要创新 |
| 1.4 本文的主要工作和结构安排 |
| 第二章 数字隔离器原理和辐射效应 |
| 2.1 数字隔离器基本原理 |
| 2.1.1 传统隔离器的隔离原理 |
| 2.1.2 片上变压器 |
| 2.1.3 数字隔离器的调制原理 |
| 2.2 数字隔离器的辐射效应和损伤机理 |
| 2.2.1 总剂量辐射效应 |
| 2.2.2 单粒子辐射效应 |
| 2.3 抗辐射加固技术 |
| 2.3.1 组合逻辑的抗SET加固 |
| 2.3.2 时序逻辑的抗SEU加固 |
| 2.3.3 片上变压器的抗辐射研究 |
| 2.4 本章小结 |
| 第三章 抗辐射数字隔离器的电路设计 |
| 3.1 数字隔离器的总体设计 |
| 3.2 基准电流源 |
| 3.3 发送器电路的设计 |
| 3.3.1 滤波电路的设计 |
| 3.3.2 刷新电路的设计 |
| 3.3.3 调制电路的设计 |
| 3.4 接收器电路的设计 |
| 3.4.1 单稳态电路 |
| 3.4.2 解调器电路的设计 |
| 3.5 输出驱动级电路的设计 |
| 3.6 电路级抗辐照加固 |
| 3.6.1 反相器电路加固 |
| 3.6.2 与非门和或非门电路加固 |
| 3.6.3 触发器电路加固 |
| 3.6.4 对敏感节点的电荷补充 |
| 3.7 基准电流源的抗辐射加固 |
| 3.8 本章小结 |
| 第四章 抗辐射数字隔离器的版图设计 |
| 4.1 封闭形栅的加固方法 |
| 4.1.1 环形栅 |
| 4.1.2 半环形栅 |
| 4.1.3 梳状环形栅 |
| 4.2 保护环的加固方法 |
| 4.3 全局版图设计 |
| 4.4 本章小结 |
| 第五章 数字隔离器的顶层电路仿真与测试 |
| 5.1 数字隔离器顶层电路的仿真 |
| 5.2 数字隔离器正常环境测试 |
| 5.2.1 测试平台的搭建 |
| 5.2.2 流片测试与结果分析 |
| 5.3 数字隔离器总剂量辐射效应测试 |
| 5.3.1 测试流程 |
| 5.3.2 总剂量实验结果 |
| 5.4 数字隔离器单粒子辐射效应测试 |
| 5.4.1 单粒子效应实验模拟源 |
| 5.4.2 单粒子效应实验结果 |
| 5.5 本章小结 |
| 第六章 总结 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）开关型霍尔电路芯片的设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 本课题研究背景及意义 |
| 1.2 国内外研究动态及发展趋势 |
| 1.3 本文主要内容安排 |
| 2 霍尔电路基础理论 |
| 2.1 霍尔效应原理 |
| 2.2 霍尔集成电路的分类 |
| 2.2.1 磁敏元件的分类 |
| 2.2.2 霍尔集成电路分类 |
| 2.3 霍尔元件失调电压分析及消除失调的方法 |
| 2.3.1 双霍尔元件法 |
| 2.3.2 正交电流法 |
| 2.3.3 旋转电流法 |
| 2.4 本章小结 |
| 3 基于VERILOG-A语言的霍尔元件模型 |
| 3.1 VERILOG-A语言简介 |
| 3.1.1 Verilog-A语言的行为模型结构 |
| 3.1.2 采用Verilog-A语言描述简单模型 |
| 3.2 霍尔元件设计与工艺分析 |
| 3.2.1 霍尔元件材料的选择 |
| 3.2.2 霍尔元件的设计 |
| 3.2.3 霍尔元件的工艺分析 |
| 3.3 霍尔元件模型的参数计算及VERILOG-A语言实现 |
| 3.3.1 霍尔元件模型的参数计算 |
| 3.3.2 霍尔元件模型的Verilog-A语言实现 |
| 3.3.3 霍尔元件模型的仿真 |
| 3.4 本章小结 |
| 4 开关型霍尔电路设计与仿真 |
| 4.1 基准电路设计与分析 |
| 4.1.1 恒流源电路简介 |
| 4.1.2 带启动电路的基准源设计 |
| 4.1.3 基准电路的仿真分析 |
| 4.2 差分放大电路的设计 |
| 4.2.1 差分放大电路的基本结构 |
| 4.2.2 提高差分放大电路的输出驱动能力 |
| 4.3 施密特触发器的设计 |
| 4.3.1 施密特触发器的原理分析 |
| 4.3.2 施密特触发器迟滞特性的实现方案及其原理 |
| 4.3.3 迟滞特性整体电路设计与分析 |
| 4.3.4 霍尔芯片回差调节电路 |
| 4.4 输出电路 |
| 4.5 霍尔电路整体仿真 |
| 4.6 本章小结 |
| 5 霍尔芯片版图设计及流片验证 |
| 5.1 版图设计工艺分析 |
| 5.2 匹配性设计 |
| 5.2.1 电阻的匹配性 |
| 5.2.2 晶体管的匹配 |
| 5.3 整体版图设计及验证 |
| 5.4 芯片测试及结果分析 |
| 5.5 本章小结 |
| 6 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读学位期间发表的论文及专利 |
| 攻读学位期间参加的项目 |
（4）数字隔离器芯片的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 论文研究背景和意义 |
| 1.2 隔离器件国内外研究现状 |
| 1.3 本文的主要研究内容 |
| 2 片上变压器及磁耦数字隔离器工作机制 |
| 2.1 片上变压器的工作原理 |
| 2.2 基于片上变压器的数字隔离器研究与设计 |
| 2.3 本章小结 |
| 3 数字隔离器的设计 |
| 3.1 片上变压器的设计 |
| 3.2 脉冲计数调制设计 |
| 3.3 .脉冲极性调制设计 |
| 3.4 本章小结 |
| 4 电路设计的仿真结果与分析 |
| 4.1 片上变压器的仿真与分析 |
| 4.2 脉冲计数调制子模块的仿真与分析 |
| 4.3 脉冲极性调制子模块的仿真与分析 |
| 4.4 本章小结 |
| 5 整体仿真与后端版图设计 |
| 5.1 脉冲计数调制电路的仿真与分析 |
| 5.2 脉冲极性调制电路的仿真与分析 |
| 5.3 后端版图设计 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
（6）单畴和多畴铁电晶体管SPICE建模及应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 非易失性存储器的发展 |
| 1.2 铁电体与铁电存储器的研究与发展 |
| 1.2.1 铁电体 |
| 1.2.2 铁电存储器 |
| 1.3 铁电场效应晶体管FeFET的研究与发展 |
| 1.4 论文的主要研究内容和结构 |
| 1.4.1 本文的主要研究内容 |
| 1.4.2 本文的组织结构 |
| 第二章 基于负电容效应的铁电晶体管的电学性能 |
| 2.1 铁电薄膜的负电容效应 |
| 2.2 负电容铁电晶体管模型的现状 |
| 2.3 负电容铁电晶体管SPICE模型的建立 |
| 2.4 负电容铁电晶体管电学性能模拟 |
| 2.4.1 栅极电压放大特性 |
| 2.4.2 亚阈值摆幅(Subthreshold Swing) |
| 2.4.3 转移特性 |
| 2.5 本章小结 |
| 第三章 基于FEFET的电路应用仿真分析 |
| 3.1 基于FEFET环形振荡器的仿真与分析 |
| 3.1.1 阻尼系数对环形振荡器的影响 |
| 3.1.2 铁电薄膜厚度对环形振荡器的影响 |
| 3.2 基于FEFET6T-SRAM的仿真与分析 |
| 3.2.1 FEFET-6TSRAM与 MOSFET-6TSRAM读写时间比较 |
| 3.2.2 FEFET-6TSRAM与 MOSFET-6TSRAM静态噪声容限比较 |
| 3.2.3 FEFET-6TSRAM与 MOSFET-6TSRAM功耗比较 |
| 3.3 基于FEFET施密特触发器的仿真与分析 |
| 3.4 本章小结 |
| 第四章 多畴Preisach理论铁电晶体管模型的建立及应用 |
| 4.1 基于Preisach理论的铁电电容模型的建立 |
| 4.1.1 Preisach模型理论分析 |
| 4.1.2 铁电迟滞回线建模 |
| 4.2 多畴FEFET模型建立及电学仿真 |
| 4.3 基于FEFET的单畴Temporal rule神经网络实现 |
| 4.3.1 Temporal Rule |
| 4.3.2 FEFET神经网络 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（7）基于低延时电平移位电路的半桥驱动芯片设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 半桥驱动芯片及其应用领域 |
| 1.1.1 功率集成电路简介 |
| 1.1.2 半桥驱动芯片简介 |
| 1.1.3 半桥驱动芯片的应用 |
| 1.2 半桥驱动芯片现状及发展 |
| 1.2.1 研究现状 |
| 1.2.2 发展趋势 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标 |
| 1.4 论文组织 |
| 第二章 电平移位电路延时特性与可靠性分析 |
| 2.1 电平移位电路延时特性分析 |
| 2.1.1 半桥驱动芯片高侧延时分布 |
| 2.1.2 高压电平移位电路延时特性分析 |
| 2.1.3 滤波电路延时特征分析 |
| 2.2 半桥驱动芯片的可靠性分析 |
| 2.2.1 半桥驱动芯片噪声源分析 |
| 2.2.2 电平移位电路失效机理 |
| 2.3 电平移位电路延时与可靠性的折中关系分析 |
| 2.4 本章小节 |
| 第三章 低延时高可靠性的高压电平移位电路设计 |
| 3.1 传统可靠性提升技术 |
| 3.1.1 V-I-V电平移位技术 |
| 3.1.2 共模噪声抑制电平移位技术 |
| 3.1.3 数字滤波电平移位技术 |
| 3.2 新型低延时高可靠性的高压电平移位电路设计 |
| 3.2.1 抗噪声性能分析 |
| 3.2.2 延时特性分析 |
| 3.2.3 高精度全差分迟滞比较器设计 |
| 3.2.4 有源负载设计 |
| 3.3 本章小节 |
| 第四章 基于低延时电平位移电路的半桥驱动芯片设计 |
| 4.1 半桥驱动芯片模块设计 |
| 4.1.1 基准电路 |
| 4.1.2 输入级电路 |
| 4.1.3 低压电平移位电路 |
| 4.1.4 窄脉冲产生电路 |
| 4.2 全芯片仿真 |
| 4.2.1 芯片参数仿真 |
| 4.2.2 仿真结果分析 |
| 4.3 本章小结 |
| 第五章 版图设计与测试验证 |
| 5.1 芯片版图设计 |
| 5.1.1 工艺介绍 |
| 5.1.2 版图注意事项 |
| 5.1.3 芯片版图 |
| 5.2 流片结果测试与分析 |
| 5.2.1 芯片参数测试 |
| 5.2.2 测试结果分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文 |
（8）一种高性能IGBT驱动电路设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文主要工作 |
| 第二章 IGBT驱动电路整体设计 |
| 2.1 IGBT器件简介 |
| 2.2 IGBT驱动电路要求 |
| 2.3 IGBT驱动电路技术分析 |
| 2.4 IGBT驱动电路整体设计 |
| 2.5 应用拓扑电路 |
| 2.6 总体电路设计指标 |
| 2.7 本章小结 |
| 第三章 子电路模块的设计与仿真分析 |
| 3.1 输入逻辑控制电路 |
| 3.1.1 输入逻辑控制电路设计分析 |
| 3.1.2 输入逻辑控制电路的仿真与分析 |
| 3.2 窄脉宽拓展电路 |
| 3.2.1 窄脉宽拓展电路的设计分析 |
| 3.2.2 窄脉宽拓展电路的仿真与分析 |
| 3.3 基准电流电路 |
| 3.3.1 基准电流电路的设计分析 |
| 3.3.2 基准电流产生电路的仿真与分析 |
| 3.4 5V电源转换电路 |
| 3.4.1 5V电源转换电路的设计分析 |
| 3.4.2 5V电源转换电路的仿真与分析 |
| 3.5 欠压锁定电路 |
| 3.5.1 欠压锁定电路的设计分析 |
| 3.5.2 欠压锁定电路的仿真与分析 |
| 3.6 本章小结 |
| 第四章 整体电路的仿真 |
| 4.1 各子电路的简要分析 |
| 4.1.1 输入接.电路 |
| 4.1.2 过温保护电路 |
| 4.1.3 输出驱动电路 |
| 4.2 低端驱动电路仿真分析 |
| 4.3 本章小结 |
| 第五章 全文总结 |
| 致谢 |
| 参考文献 |
| 硕士期间取得的研究成果 |
（9）氮化镓功率器件栅驱动芯片关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 氮化镓功率器件栅驱动芯片技术研究现状与发展 |
| 1.3 主要研究内容 |
| 第二章 低延时瞬态噪声抑制技术研究 |
| 2.1 瞬态dVs/dt噪声产生机理 |
| 2.2 高压瞬态噪声干扰驱动芯片的工作机理 |
| 2.3 传统瞬时噪声抑制技术 |
| 2.4 新型低延时双重互锁瞬态噪声抑制技术 |
| 2.5 本章小结 |
| 第三章 氮化镓功率器件栅极过压保护技术研究 |
| 3.1 氮化镓功率器件栅极击穿特性 |
| 3.2 栅极过压的形成机理 |
| 3.3 传统电压钳位保护技术 |
| 3.4 新型双电平自举栅极钳位保护技术 |
| 3.5 本章小结 |
| 第四章 防直通自适应死区技术研究 |
| 4.1 氮化镓功率器件反向导通特性 |
| 4.2 氮化镓功率器件续流状态形成机理 |
| 4.3 传统自适应死区技术 |
| 4.4 新型阶梯式自适应死区技术 |
| 4.5 本章小结 |
| 第五章 氮化镓功率器件专用驱动芯片设计与测试分析 |
| 5.1 氮化镓功率器件驱动芯片整体架构 |
| 5.2 接口电路与保护电路设计 |
| 5.3 新型高调谐线性度张弛振荡器 |
| 5.4 版图设计 |
| 5.5 测试分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 博士期间的研究成果 |
（10）高压栅极驱动芯片可靠性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 高压栅极驱动芯片的现状与发展 |
| 1.2 高低压兼容工艺的现状与发展 |
| 1.3 本论文的主要工作与意义 |
| 第二章 高压栅极驱动芯片的高可靠隔离结构研究 |
| 2.1 高低压隔离技术 |
| 2.2 新型双N阱辅助耗尽Divided-RESURF隔离结构 |
| 2.3 高低压隔离结构的高温反偏应力退化研究 |
| 2.4 优化后内嵌LDMOS器件的隔离结构的高温反偏应力考核结果 |
| 2.5 本章小结 |
| 第三章 高压栅极驱动芯片的抗噪能力研究 |
| 3.1 抗瞬态v_s负过冲应力研究 |
| 3.2 瞬态v_s负过冲提升技术新方法及电路实现 |
| 3.3 抗dvs/dt噪声研究 |
| 3.4 新型双脉冲电容负载型电平移位电路设计 |
| 3.5 本章小结 |
| 第四章 高可靠600V栅极驱动芯片设计 |
| 4.1 输入级电路设计 |
| 4.2 脉冲产生电路设计 |
| 4.3 欠压保护与延时电路设计 |
| 4.4 抗静电保护结构设计 |
| 4.5 全芯片电路与仿真 |
| 4.6 版图设计与流片 |
| 4.7 本章小结 |
| 第五章 高压栅极驱动芯片测试与考核 |
| 5.1 电学参数测试系统研究与测试 |
| 5.2 可靠性测试系统研究与测试 |
| 5.3 应用系统测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 博士期间研究成果 |
四、史密特触发器迟滞的抑制（论文参考文献）
- [1]基于模拟移相器和脉冲压缩器（ASPC）的信号预处理原型系统及集成研究[D]. 陈哲. 国防科技大学, 2018(02)
- [2]基于片上变压器的抗辐照数字隔离器的设计[D]. 唐硕. 电子科技大学, 2019(01)
- [3]开关型霍尔电路芯片的设计[D]. 伍凤娟. 西安科技大学, 2015(02)
- [4]数字隔离器芯片的研究与设计[D]. 冯启垚. 华中科技大学, 2019(03)
- [5]一种BiCMOS过温保护电路[J]. 谭春玲,常昌远,邹一照. 电子器件, 2006(02)
- [6]单畴和多畴铁电晶体管SPICE建模及应用[D]. 黄成龙. 国防科技大学, 2018(01)
- [7]基于低延时电平移位电路的半桥驱动芯片设计[D]. 陆扬扬. 东南大学, 2016(02)
- [8]一种高性能IGBT驱动电路设计[D]. 胥林江. 电子科技大学, 2015(03)
- [9]氮化镓功率器件栅驱动芯片关键技术研究[D]. 陆扬扬. 东南大学, 2020(01)
- [10]高压栅极驱动芯片可靠性研究[D]. 祝靖. 东南大学, 2015(08)