一、(七)常用逻辑电路符号简介（论文文献综述）
宋长武[1]（2021）在《用于植入式医疗CPU的低功耗标准单元库的研究与实现》文中提出
潘晨[2]（2020）在《二维层状材料场效应器件与电路应用研究》文中研究说明场效应晶体管作为现代集成电路的核心电子元器件,其性能的不断提升推动着近半个世纪以来的集成电路产业的高速发展。然而,随着器件尺寸微缩至其理论极限,短沟道效应使得传统硅基场效应晶体管的器件性能急剧退化。传统的依靠减小器件尺寸,提升器件性能,增加器件集成密度以提高集成电路性能的技术路线将面临失效。为了应对这一挑战,一方面研究人员致力于寻找新材料以减弱短沟道效应的影响,继续推进器件尺寸的小型化。另一方面,研究人员希望设计新原理电子器件,探索全新的信息计算方式以推进集成电路性能持续发展。二维层状材料种类丰富,其材料结构均为层内原子通过共价键结合成稳定的晶格结构,而原子层间则通过范德华力相结合。二维层状材料表面无悬挂键,具有原子级平整度。并且,部分二维层状材料可以以原子级厚度存在于大气环境中。利用二维层状材料制备场效应器件具有巨大的研究价值,一方面,由于二维层状材料原子级厚度的本征特性使得器件表现出优异的栅控性质,可以有效减小短沟道效应对器件性能的影响;另一方面,二维层状材料丰富的物理性质为设计新原理场效应器件提供了理想的探索平台。本论文主要基于二维层状材料研究了两大类场效应晶体管器件,并展示了相关的模拟电路和逻辑电路应用。在器件级研究方面,我们设计并展示了新原理场效应晶体管器件,同时对器件的工作机制进行了分析与阐明。在电路功能应用方面,我们充分挖掘并利用新原理器件的特性,设计并展示了相关的高性能电路功能。我们的工作证明了,基于二维层状材料的新原理电子器件的研究对于推进后摩尔时代集成电路性能的持续提升具有巨大的前景。本论文首先介绍基于石墨烯（graphene）/二碲化钼（Mo Te2）范德华异质结的垂直场效应晶体管展示了V型双极性场效应特性曲线,并对借助于能带图和热激发模型对器件工作机制进行了解释说明。随后,我们利用器件独特的场效应特性实现了两种基本的模拟信号调制功能,输出相位调制和倍频发生器。随后,我们将研究重点聚焦于利用双极性特性场效应晶体管器件实现可重构的电学特性。我们先后设计并展示了两种基于二硒化钨（WSe2）可重构场效应特性器件。其一为对称双栅结构WSe2场效应可调同质结器件。该器件在两个独立的栅极电压的调节下表现出四种典型的同质结特性,包括pn结,np结,nn结和pp结。其二为单栅调控可重构场效应特性WSe2场效应晶体管器件。该器件在源漏偏压Vds和栅极偏压Vgs两种外部偏压的作用下表现出p型和n型场效应特性可动态重构的典型特性。这两种结构的器件各有优势,对称双栅结构WSe2场效应可调同质结器件电学状态丰富,而单栅调控可重构场效应特性WSe2场效应晶体管器件结构简单,跟有利于实现器件小型化。最后,我们分别利用两种结构的WSe2可重构场效应特性器件进行了大量的相关电路功能展示。其中,基于对称双栅结构WSe2场效应可调同质结器件我们首先展示了基于该型器件的高性能逻辑反相器。随后基于逻辑反相器电路设计了逻辑功能丰富的逻辑单元电路。然后以逻辑单元电路为基础我们又展示了更为复杂的逻辑功能（三输入“与非门”,三输入“或非门”,三输入“与或非门”,三输入“或与非门”,2:1数据选择器,D-锁存器,1比特加法器和1比特减法器功能）。且我们展示的逻辑功能实现了输入电压信号和输出电压信号的电压区间保持一致,实现了全摆幅的信号输出,保证了逻辑运算的精确性。最后我们也基于该型器件设计了面向传统模拟信号处理的波形调制功能电路应用和面向未来神经形态计算的模拟突触功能电路应用。而基于单栅调控可重构场效应特性WSe2场效应晶体管器件的电路功能展示方面,我们结合了该型器件独有的电学特性可重构特性和传统的传输晶体管逻辑的电路设计理念,设计并实现了结构简单,逻辑表达能力强大的逻辑电路。并且,我们也提出了基于此设计思路实现更加复杂的逻辑功能的普适的电路设计规则。
李金灿,邱广萍[3]（2017）在《仿真软件构建“数字电子技术”课程立体教学》文中认为针对当前"数字电子技术"课程特点,文章提出在教学过程（包括理论教学和课程设计）中引入多个仿真软件,以构建立体教学体系。Multisim,Quartus,Modelsim 3个仿真软件各有特色,可应用于课程不同章节的课堂教学中。文中通过各软件仿真实例阐述其在教学中的具体嵌入及应用,使教学效果得到明显的提高,应该普及仿真软件在教学中的应用。
王朝正[4]（2017）在《16位可逆算术逻辑运算单元（ALU）的研究与设计》文中提出近几年来,功耗问题被证明是阻碍大规模、高密度集成电路发展的主要问题之一。Landauer原理指出了一个更基本的问题,那就是在计算过程中每一位不可逆信息的丢失必然会产生一定的热量。因此研究和解决量子可逆逻辑综合问题将有望推动超低功耗IC设计和量子计算机等领域的发展,因而成为了国际性的研究热点。然而,量子可逆逻辑综合问题的研究目前还处于起步阶段,相关知识和经验不足。相比之下,常规逻辑设计已经经过漫长的发展,具备了相当成熟的理论体系和设计成果。因此本文着重研究如何将常规逻辑电路的设计方法移植、复用于量子可逆逻辑电路的设计中,并通过设计较大规模可逆电路来证明其可行性。Toffoli门作为量子可逆电路中的通用门,其逻辑功能是与异或操作相似。基于ESOP表述式的组合量子电路设计方法就是先将逻辑函数转化为积之异或和（ESOP）的形式,再根据该表达式生成量子电路。这种方法具有表现直观,优化程度高等优点,因此它最适合用于人工设计。然而该方法会随着电路规模的扩大而失效。为此,我们可以使用模块化的综合方式来降低综合难度。首先将单个模块进行可逆化设计,在每个模块的可逆化设计中使用基于ESOP表达式的综合方法,然后再将各个模块按照规则组合在一起,通过添加垃圾位来保证整体的可逆性。本文结合以上两种方法设计出了一个四位可逆阵列乘法器,并通过参照74181算术逻辑运算单元（ALU）和74182先行进位部件（CLA）设计出了一个十六位可逆ALU。对于乘法操作来说,利用组合逻辑来实现的乘法器其规模往往会随着位数的增加而迅速增长。在常规逻辑中,乘法操作往往通过时序电路,利用移位相加的方法实现。然而,时序量子电路的设计还处于起步阶段,这是由于量子电路中对于“反馈”的限制。目前,对于时序量子电路的研究主要侧重于量子触发器的设计与研究,而对时序量子电路综合流程的研究却很少。已经提出的基于状态转移图的时序量子电路综合流程有很大的局限性,部分状态转移图无法用该方法综合。为了使该综合流程适用于任意状态转移图,在对特殊节点的综合中我们加入了归一操作。对该特殊节点的综合被分为六个具有不同功能的操作区来保证其可逆性。该方法极大的改进了之前方法的缺陷,而且拥有清晰易懂,易于程序实现等优点。为了证明该方法的实用性,我们利用该方法设计出一个基于时序量子电路的乘法器。
张睿[5]（2014）在《虚拟PLC实验平台的研究与设计》文中认为与PLC相关的实验课程长期受到器材、实验室场地、经费等多方面的因素限制,使得PLC的学习难度很大,教学效果不理想。本文采用虚拟PLC （Virtual PLC）和虚拟控制对象技术相结合设计和开发虚拟PLC实验平台,在虚拟平台的基础上学生可以进行相关的PLC实验,教师的授课也可在实验平台上完成。通过对实验平台的分析,将实验平台分成三大块,虚拟PLC模块,OPC接口模块,虚拟控制对象模块。虚拟PLC （Virtual PLC）技术是一套基于PC （Personal Computer）并按照国际编程标准IEC61131-3发展起来的新型先进控制技术,较低的成本和良好的开放性是其显着的优点。虚拟PLC实验平台分为两个模块：运行系统和开发系统,其特点是能够完成传统PLC的功能。OPC （OLE for Process Control）接口通讯模块利用OPC过程控制标准可以实现多种型号PLC设备在实验平台运行,可以保证虚拟控制对象与虚拟PLC的良好的数据传递。控制对象将被虚拟控制对象控制模块虚拟化,向上层PLC设备传递实时的现场信息数据。本文描述了虚拟PLC仿真实验平台和虚拟控制的背景和目的,并提出PLC存在的测试缺陷。基于虚拟PLC的组成和原理的分析,提出虚拟PLC实验平台的解决方案。在研究过程中对于虚拟PLC的结构和原理进行分析,划分了系统的软PLC开发功能,提出了一种实现方案适用于开发系统。同时以Visual C++6.0作为开发工具来完成梯形图、指令表编辑功能和阶梯语句转换表的设计和实施。此外,对一些功能进行测试,如开发系统的编辑,编译和转换等；实现梯形图编辑器可用多种方法,必须设法实现并列组件,修改等操作。最后,进行了OPC通讯和调试接口设计。实现虚拟对象和虚拟PLC控制之间的数据交互。完成虚拟控制对象的设计。实现虚拟控制对象,以所描述控制对象为例,简述了其使用。从测试系统结果的性能角度来看,开发系统实现了PLC应该有的基本功能,可编辑和修改梯形图程序和程序指令表,还有相互转换两种编程语言。在此文中,PLC软件设计系统的开发成熟度不是特别的高,要收到用户编程的限制,系统要用到实际应用中还有一定的距离,还需要进一步的发展和研究。受到时间限制和虚拟PLC系统的设计和研究能力的发展还处于初步阶段,应用研究和理论实践需要不断提高。
夏凯祥[6]（2014）在《面向可逆逻辑综合的基因表达式编程（GEP）算法的研究与实现》文中提出基因表达式编程（Gene Expression Programming, GEP）算法是由葡萄牙学者Candida Ferreira于2001年提出的一种新的基于基因型（genotype）和表现型（phenotype）的自适应进化算法。GEP算法综合了遗传算法（GA）和遗传编程（GP）的各自优点,又克服了两者的各自缺点。它采用类似于GA中的固定长度的线性染色体作为个体（基因型）,同时GEP又将个体转换为类似于GP个体的大小、形状都不同的非线性表达式树（表现型）,因此,它可以利用简单编码解决复杂问题,而且可以方便的进行选择、交叉、变异等遗传操作。在求解很多复杂问题时,基因表达式编程的性能可以比普通的遗传编程高出2-4个数量级。可逆逻辑电路是由可逆逻辑门依次级联构成的,完全具备可逆性操作的特性,能够有效地解决集成电路能耗问题。可逆逻辑综合就是利用给定的可逆逻辑门,按照可逆网络无扇入扇出、无反馈等约束条件和限制,实现具备预期逻辑功能且尽可能优化的可逆逻辑电路。然而,可逆逻辑门是以“异或”运算为基础,使得“积之异或和”取代“积之和”成为了可逆逻辑最适用的表达形式。基因表达式编程具有在缺乏知识和经验的情况下自动发现最优表达式的能力,因而有望较好地解决可逆逻辑电路的综合、优化问题。本文重点研究并实现了一种新的可逆逻辑电路进化设计方法——GEP算法。本文首先分析了可逆逻辑综合的特点和需要,介绍并比较了常用的可逆逻辑综合方法的优缺点。其次,研究了基因表达式编程算法,针对可逆逻辑综合的特点和需求提出了一种适用的GEP算法。最后,对GEP算法进行改进,使之适用于多输出逻辑函数的优化。初步实验表明,该GEP算法可根据预期的逻辑功能,自动求取便于构造可逆逻辑网络的最简“积之异或和”表达式,是一种可行有效的可逆逻辑电路进化设计方法。因此,相信本文对于可逆逻辑综合、优化算法的研究有一定的参考价值和指导意义。
高锐[7]（2013）在《基于FPGA的多周期同步频率计设计》文中指出随着EDA技术的日新月异，传统的电子电路的设计方法已经落后了。复杂可编程逻辑器件器件的被广泛应用，从而使电子产品设计和编程变得更加适应现代社会技术发展、更加快速精确。频率计的设计方法也随着电子设计技术的进步，从而产生了更精准的设计方法与实现器件。以往的测量频率方法通常使用的是模拟的，既是使用电路频率特性得到其频率测量的方法，还有使用计数脉冲实现测量频率的方法。随着当前可编程逻辑器件的普遍使用，用脉冲计数方法为基本而发展起来的各种数字测量频率的方法，使频率计在其测量精度和响应速度等方面都得到了较大提高。本文介绍并详细分析了直接测频法、周期测频法和多周期同步测频法的工作原理，并分析了这三种测频方法之所以有测量误差的具体原因。进而介绍了多周期同步测频法，其将用于测频的闸门信号与被测信号进行了同步，因而消除了测量中的计数误差。比较分析了这三种测频方法的优缺点，因为多周期同步测频法是一种等精度测量方法，其测频的精度和被测信号的频率无关，更适合用于较宽范围测量频率，确定本文使用多周期同步测频法设计频率计，并描述了全面的设计方案。本文核心电路使用FPGA实现，辅助电路使用硬件电路实现，核心电路设计采用EDA技术的自上而下的层次设计方法，根据核心电路的不同功能将其划分成了多个子电路，分别用VHDL语言程序来实现每部分的功能，最后在顶层设计文件中，使用元件例化语句将各个子电路连接起来，从而完成核心测频电路的VHDL语言程序设计。VHDL程序在工具软件中进行设计综合、适配、生成配置文件、下载到FPGA器件、配置，将核心电路功能在FPGA中得以实现。最后，本文还对频率计的辅助电路使用硬件电路的设计方法，从而使频率计设计成了一个完备的频率测量系统。
张海豹[8]（2013）在《面向线路时延的可逆逻辑设计及其应用研究》文中研究表明可逆逻辑设计是可逆逻辑研究的重要内容,在低功耗电路设计、量子线路设计等领域中起着重要的作用。由于可逆逻辑电路没有信息位的损失,避免了因此带来的能量损耗。近几年来,随着可逆逻辑研究的深入,可逆逻辑设计成为研究的一个热点。已有的方法主要优化目标是降低品质代价,这些品质代价主要包括逻辑门数、量子代价、线数以及综合方法所消耗的运行时间等。时延作为评价可逆逻辑电路设计效果重要因素却很少被考虑。在实际电路中,由于电路传输延迟的不同而产生的毛刺很有可能增加电路的功耗。降低电路的时延不仅有利于改善电路的性能,降低电路的功耗,而且也可为可逆网络的综合方法找到了新的途径。但因可逆逻辑设计特殊的约束以及可逆线路处理中独特的技术要求和限制,使得这一问题的研究面临一定的挑战。本文主要针对可逆线路的时延问题展开研究,主要贡献表现在以下几个方面：1)构建了可逆网络的时延模型。基于该模型提出了可逆网络时延的估算算法,利用该算法可计算出由几种不同综合优化方法所得可逆网络的时延,通过benchmark例题从时延的层面对比分析了这几种可逆逻辑综合方法的性能。给出了量子代价和时延之间没有直接关系的结论。2)为降低可逆网络的时延,提出了基于可逆网络中子序列的移动和时延优化规则的可逆网络时延优化算法。该算法双向扫描可逆网络,当有符合时延优化规则的情况时做相应的优化,得到时延最优网络。对国际认可的所有三变量可逆函数及部分具有代表性的Benchmark例题进行验证结果表明,该算法能有效地减少可逆网络的时延,降低可逆网络的量子代价。3)为了更好地分析时延在实际应用中对可逆逻辑设计的影响,给出了一种考虑了时延因素的基于可逆门的BCD码同步／异步十进制计数器设计方案。为了降低线路时延,选择使用了时延及量子代价相对较小的模块,并从时延、量子代价和可逆门数等层面对设计方案做了性能对比分析。
张培喜[9]（2012）在《量子电路综合与容错方法研究》文中研究说明可逆计算具有低功耗的特点，因而被广泛的应用于低能耗CMOS、热力学技术以及纳米技术等研究领域。量子电路运行的量子计算是一种典型的可逆计算。研究量子电路的综合和容错设计具有重要的理论意义和实用价值。量子电路是由量子门级联而成，为了自动设计符合要求的最优量子电路，需要研究量子电路的自动综合方法，新的综合方法必须更有效，且更具有通用性。此外为了增强量子电路的可靠性，需要对量子电路进行了容错方法的探索研究，主要工作内容包括：（1）量子电路进化设计理论的研究。通过引入时间延迟、逻辑复杂度等更多更全面的性能指标，进一步改善了已有数学模型中考虑不全面的问题，通过将量子电路综合优化设计转化为对数学模型中目标函数最优值的获取，继而可以通过智能算法进行寻优，获得最优电路；此外利用二维变长染色体对量子电路进行多目标设计。对于较大规模的复杂量子电路，使用数字电路中的分块思想，进行分块进化设计，大大降低了复杂电路的设计难度。实验结果表明，新方法综合的量子电路具有更好的综合性能指标。（2）量子电路容错方法的研究。根据量子逻辑门输入输出奇偶保持特性，首先提出一种特殊的针对完全由奇偶保持门构建的量子电路的在线故障检测方法，并且基于硬件冗余的思想对单个独立门进行了自修复设计，继而级联构造出一个完整的容错量子电路。其次对于更普遍的不具有奇偶保持特性的量子逻辑门，提出了一种奇偶二次封装设计方法，通过对电路中的非奇偶保持门增添部分输入输出位构造成同功能的奇偶保持门。此外，通过对可逆功能电路运用分块的思想对组成电路的各个子功能块进行自修复设计，相对单个独立门的自修复设计，降低了硬件损耗和垃圾位输出数量，使新的故障检测与自修复方法具有更好的普适性。
申屠粟民[10]（2011）在《基于单电子晶体管的逻辑电路设计》文中认为自集成电路问世以来,半导体集成电路集成度不断提高,使得传统微电子器件的应用和发展将面临前所未有的阻碍。在不久的将来传统CMOS技术将到达其性能的极限,因此寻找一种能够继续缩小并且不受极限效应制约的新型器件结构至关重要。单电子晶体管不仅具有在纳米尺度出现的典型的量子效应,还具有集成度高、功耗小、器件运行速度快等特点,有望成为新型集成化器件结构之一。当前单电子晶体管的研究主要集中在单电子晶体管制备的研究,单电子晶体管的仿真模型研究和基于单电子晶体管的电路设计研究。本文在深入分析了单电子晶体管的电学特性和现有单电子晶体管电路设计不足之处的基础上,首先,通过对单栅极SET背景电荷适当的设置,使之在特定电压区间内具有类似PMOS或NMOS的电学特性；引入传输电压开关理论,指导单栅极SET逻辑电路的开关级设计。其次,本文利用双栅极SET具有电压-电流异或的特性,实现了以四个SET组成的电压-电压异或电路；同时引入了Reed-Muller代数系统（与异或代数系统）,指导SET电路的门级电路设计。最后,利用对背景电荷的设置,实现了耗尽型PSET;并将耗尽型PSET作为上拉电阻,替代了混合MOS/SET结构中的耗尽型NMOS,构建了NSET逻辑门；利用NSET逻辑门设计了多种触发器,同时分析了各种触发器的优缺点；并用维持阻塞型D触发器进行了SET的时序电路设计。经仿真表明文中所设计的电路不但具有正确的逻辑功能和良好的输入输出电压兼容性,而且还具有功耗低、延迟小、结构简单的特点,这也进一步验证了文中的各种电路设计方法的正确和实用。
二、(七)常用逻辑电路符号简介（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、(七)常用逻辑电路符号简介（论文提纲范文）
（2）二维层状材料场效应器件与电路应用研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 主要符号对照表 |
| 主要缩写对照表 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 金属-氧化物-半导体场效应晶体管简介 |
| 1.2.1 场效应晶体管器件结构及其演进 |
| 1.2.2 场效应晶体管工作机制和电学特性 |
| 1.2.3 基于场效应晶体管的逻辑功能实现 |
| 1.3 基于二维层状材料的场效应晶体管 |
| 1.3.1 二维层状材料简介 |
| 1.3.2 基于二维层状材料场效应晶体管 |
| 1.4 基于二维层状材料场效应晶体管的电路应用 |
| 1.4.1 基于二维层状材料的模拟和逻辑电路应用 |
| 1.4.2 基于二维层状材料的类脑功能应用 |
| 1.5 本文主要内容 |
| 第二章 二维层状材料器件制备,表征与电学测试平台 |
| 2.1 机械剥离法获得二维层状材料薄膜 |
| 2.2 二维层状材料异质结构制备 |
| 2.3 二维层状材料器件制备 |
| 2.4 二维层状材料器件电学测试 |
| 第三章 基于Graphene/MoTe_2垂直场效应晶体管及其模拟信号调制的研究 |
| 3.1 Graphene/MoTe_2 垂直场效应晶体管制备与表征 |
| 3.2 Graphene/MoTe_2 垂直场效应晶体管室温电学研究 |
| 3.3 Graphene/MoTe_2 垂直场效应晶体管的导电机制研究 |
| 3.4 Graphene/MoTe_2 垂直场效应晶体管的模拟信号调制研究 |
| 3.5 双栅结构Graphene/MoTe_2 垂直场效应晶体管研究 |
| 3.6 本章小结 |
| 第四章 基于WSe_2可重构场效应特性器件的研究 |
| 4.1 对称双栅结构WSe_2场效应可调同质结制备与表征 |
| 4.2 对称双栅结构WSe_2场效应可调同质结器件工作原理 |
| 4.3 对称双栅结构WSe_2场效应可调同质结器件电学特性研究 |
| 4.4 单栅调控可重构场效应特性WSe_2场效应晶体管制备与工作机制 |
| 4.5 单栅调控可重构场效应特性WSe_2场效应晶体管电学特性 |
| 4.6 本章小结 |
| 第五章 基于WSe_2可重构场效应特性器件的电路功能研究 |
| 5.1 基于对称双栅结构WSe_2场效应可调同质结逻辑电路设计 |
| 5.1.1 逻辑反相器 |
| 5.1.2 逻辑单元设计 |
| 5.1.3 可编程三输入逻辑电路 |
| 5.1.4 基于同一电路结构可重构实现四种微处理器组成单元功能 |
| 5.2 基于对称双栅结构WSe_2场效应可调同质结模拟电路设计 |
| 5.2.1 波形整形调制功能 |
| 5.2.2 模拟突触功能电路 |
| 5.3 基于单栅可重构场效应特性WSe_2场效应晶体管逻辑电路设计 |
| 5.3.1 逻辑反相器 |
| 5.3.2 传输晶体管逻辑电路 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 攻读博士学位期间发表和待发表的学术论文 |
| 致谢 |
（3）仿真软件构建“数字电子技术”课程立体教学（论文提纲范文）
| 1 仿真软件在理论教学中的应用 |
| 1.1 Multisim软件的应用 |
| 1.2 Quartus软件的应用 |
| 1.3 Modelsim软件的应用 |
| 2 仿真软件在课程设计中的应用 |
| 2.1 课程设计思想的导入 |
| 1) 引入 |
| 2) 深化 |
| 3) 成型 |
| 2.2 自主设计 |
| 3 结论 |
（4）16位可逆算术逻辑运算单元（ALU）的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及研究现状 |
| 1.2 研究目的和意义 |
| 1.3 本文的研究内容和章节安排 |
| 第二章 量子可逆逻辑基础 |
| 2.1 引言 |
| 2.2 量子比特 |
| 2.3 量子计算 |
| 2.4 常用量子逻辑门 |
| 2.4.1 一位量子逻辑门 |
| 2.4.2 两位量子逻辑门 |
| 2.4.3 Toffoli门 |
| 2.4.4 控制交换门 |
| 2.5 量子代价 |
| 2.6 RCViewer+简介 |
| 2.7 本章小结 |
| 第三章 可逆电路综合基础 |
| 3.1 引言 |
| 3.2 可逆电路的综合方法简介 |
| 3.2.1 最优综合方法 |
| 3.2.2 启发式综合方法 |
| 3.3 基于ESOP表述式的可逆电路的设计方法 |
| 3.4 基于原理图替换方式的可逆电路的设计方法 |
| 3.5 本章小结 |
| 第四章 组合量子逻辑电路综合方法研究 |
| 4.1 引言 |
| 4.2 常规算术/逻辑运算单元简介 |
| 4.2.1 74181算术/逻辑运算单元简介 |
| 4.2.2 74182先行进位部件简介 |
| 4.3 常规逻辑电路的可逆化设计方法 |
| 4.3.1 74181的可逆化设计 |
| 4.3.2 74182的可逆化设计 |
| 4.4 可逆乘法器的设计 |
| 4.4.1 阵列乘法器的工作原理 |
| 4.4.2 四位可逆阵列乘法器的设计与分析 |
| 4.5 本章小结 |
| 第五章 时序量子逻辑电路综合方法研究 |
| 5.1 引言 |
| 5.2 基于可逆逻辑的状态转换图的综合流程 |
| 5.3 基于时序量子电路的乘法器设计 |
| 5.3.1 基于时序电路的乘法器的工作原理 |
| 5.3.2 时序逻辑乘法器的数据通路 |
| 5.3.3 时序逻辑乘法器的ASM |
| 5.3.4 时序量子逻辑乘法器的综合流程 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者在攻读硕士学位期间的研究成果和科研情况 |
| 致谢 |
（5）虚拟PLC实验平台的研究与设计（论文提纲范文）
| 学位论文数据集 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 虚拟PLC的研究现状及应用 |
| 1.1.1 虚拟PLC的研究现状 |
| 1.1.2 虚拟PLC的应用 |
| 1.2 虚拟仿真实验平台的研究现状及应用 |
| 1.2.1 虚拟仿真实验平台的研究现状 |
| 1.2.2 虚拟仿真实验平台的应用 |
| 1.3 课题的研究意义和主要研究内容 |
| 1.3.1 课题的研究意义 |
| 1.3.2 课题的主要研究内容及创新点 |
| 第二章 虚拟PLC实验平台总体设计 |
| 2.1 系统任务概述 |
| 2.2 系统设计目标 |
| 2.3 系统总体结构设计及各功能模块分解 |
| 2.3.1 PLC语言编辑转换模块 |
| 2.3.2 虚拟PLC运行模块 |
| 2.3.3 数据库管理模块 |
| 2.3.4 实验流程 |
| 2.4 本章小结 |
| 第三章 虚拟PLC开发系统设计 |
| 3.1 虚拟PLC工作原理 |
| 3.1.1 虚拟PLC的组成结构 |
| 3.1.2 虚拟PLC的工作过程 |
| 3.2 IEC61131-3标准简介 |
| 3.2.1 采用IEC61131-3国际标准的必要性 |
| 3.2.2 IEC61131-3标准的5种编程语言 |
| 3.3 虚拟PLC开发系统的原理与设计 |
| 3.3.1 虚拟PLC开发系统的结构和原理 |
| 3.3.2 开发系统的设计 |
| 3.3.3 开发工具的选择 |
| 3.4 梯形图编辑模块的设计与实现 |
| 3.4.1 梯形图基本知识 |
| 3.4.1.1 梯形图语言的构成要素 |
| 3.4.1.2 梯形图指令 |
| 3.4.1.3 梯形图的编程规则 |
| 3.4.2 梯形图编辑模块的具体开发 |
| 3.4.2.1 梯形图编辑模块的功能需求 |
| 3.4.2.2 梯形图元件的设计 |
| 3.4.2.3 梯形图绘制区的设计 |
| 3.4.2.4 梯形图文件的存储 |
| 3.5 梯形图和指令表语言转换模块的实现 |
| 3.5.1 梯形图转换原理 |
| 3.5.2 梯形图的梯级分析 |
| 3.5.3 梯级转换 |
| 3.6 虚拟PLC开发系统界面设计 |
| 3.6.1 菜单栏介绍 |
| 3.6.2 工具栏介绍 |
| 3.6.3 PLC程序编辑区的界面设计 |
| 3.7 本章小结 |
| 第四章 基于OPC技术的实验系统通信设计 |
| 4.1 OPC通信技术 |
| 4.1.1 OPC对象与接口 |
| 4.1.2 OPC服务器原理 |
| 4.2 OPC通信设计 |
| 4.2.1 OPC客户端设计 |
| 4.2.2 OPC服务器连接 |
| 4.2.3 寄存器连接 |
| 4.3 本章小结 |
| 第五章 虚拟控制对象的设计 |
| 5.1 典型实验模块 |
| 5.2 实例开发方法 |
| 5.2.1 交通信号灯PLC控制实例 |
| 5.2.2 洗衣机PLC控制实例 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 研究成果及发表的学术论文 |
| 作者及导师简介 |
| 附件 |
（6）面向可逆逻辑综合的基因表达式编程（GEP）算法的研究与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容及组织结构 |
| 第2章 可逆逻辑电路及其常用综合方法 |
| 2.1 可逆逻辑电路概述 |
| 2.1.1 可逆计算与可逆逻辑 |
| 2.1.2 可逆逻辑电路主要的评价指标 |
| 2.2 常用的可逆逻辑门 |
| 2.2.1 一位可逆逻辑门 |
| 2.2.2 两位可逆逻辑门 |
| 2.2.3 三位可逆逻辑门 |
| 2.3 可逆逻辑电路主要设计方法概述 |
| 2.3.1 主要设计方法介绍 |
| 2.3.2 设计方法比较分析 |
| 2.4 本章小结 |
| 第3章 基因表达式编程(GEP)算法设计基础 |
| 3.1 遗传算法与遗传编程简介 |
| 3.1.1 遗传算法 |
| 3.1.2 遗传编程 |
| 3.2 基因表达式编程的起源 |
| 3.3 基因表达式编程的组织结构 |
| 3.3.1 终结符与函数集 |
| 3.3.2 GEP的基因编码结构 |
| 3.4 基因表达式编程中的适应度函数 |
| 3.5 基因表达式编程中的遗传算子 |
| 3.6 基因表达式编程算法流程 |
| 3.7 基因表达式编程的特点分析 |
| 3.7.1 GEP与GA和GP的比较 |
| 3.7.2 GEP的优越性 |
| 3.8 本章小结 |
| 第4章 面向可逆逻辑综合的GEP算法设计与实现 |
| 4.1 逻辑代数与其化简方法 |
| 4.2 异或运算与可逆逻辑 |
| 4.2.1 异或运算与MCT门 |
| 4.2.2 ESOP表达式与可逆逻辑网络 |
| 4.3 GEP算法设计 |
| 4.3.1 GEP算法设计思想 |
| 4.3.2 算法步骤 |
| 4.4 实验结果及分析 |
| 4.5 GEP算法的改进 |
| 4.5.1 GEP算法改进方案分析 |
| 4.5.2 GEP算法编码的改进 |
| 4.5.3 GEP算法的适应度函数改进 |
| 4.5.4 GEP算法其他细节的调整 |
| 4.5.5 改进GEP算法分析 |
| 4.6 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读学位期间的研究成果 |
| 致谢 |
（7）基于FPGA的多周期同步频率计设计（论文提纲范文）
| 前言 |
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的研究背景 |
| 1.2 课题的研究内容 |
| 1.3 EDA 技术概述 |
| 1.3.1 EDA 技术系统的构成 |
| 1.3.2 EDA 技术实现目标 |
| 1.3.3 EDA 工程设计流程 |
| 1.4 小结 |
| 第2章 FPGA 特点及设计方法 |
| 2.1 FPGA 结构及工作原理 |
| 2.1.1 FPGA 内部构造 |
| 2.1.2 FPGA 工作原理 |
| 2.2 基于 QUARTUSII 的 FPGA 设计流程 |
| 2.3 硬件描述语言 VHDL |
| 2.3.1 VHDL 程序结构 |
| 2.3.2 VHDL 语言常用语句 |
| 2.4 小结 |
| 第3章 频率测量方法的选择 |
| 3.1 频率测量原理 |
| 3.2 直接测频法 |
| 3.2.1 直接测频法测频原理 |
| 3.2.2 直接测频法误差分析 |
| 3.3 周期测频法 |
| 3.3.1 周期测频法原理 |
| 3.3.2 周期测频法误差分析 |
| 3.4 多周期同步频率测量方法 |
| 3.4.1 多周期同步测量方法工作原理 |
| 3.4.2 多周期同步测频法误差分析 |
| 3.5 小结 |
| 第4章 基于 FPGA 频率计的分析与设计 |
| 4.1 频率整体设计 |
| 4.2 频率计中功能电路的工作原理 |
| 4.2.1 基准频率信号产生电路 |
| 4.2.2 频率测量及显示控制电路 |
| 4.2.3 显示输出电路 |
| 4.2.4 电源电路 |
| 4.3 频率计各功能电路的具体设计 |
| 4.3.1 频率测量及显示控制模块的设计 |
| 4.3.2 基准频率信号产生电路的设计 |
| 4.3.3 电源电路的设计 |
| 4.3.4 显示电路的设计 |
| 4.4 本章小结 |
| 第5章 总结及展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介及科研成果 |
（8）面向线路时延的可逆逻辑设计及其应用研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 课题背景与意义 |
| 1.3 国内外研究概况 |
| 1.4 本文的结构 |
| 第二章 可逆门与可逆网络及其时延分析 |
| 2.1 可逆逻辑 |
| 2.2 可逆逻辑中的基本概念 |
| 2.3 可逆门及其时延分析 |
| 2.3.1 NOT门 |
| 2.3.2 V控制门和V~+控制门 |
| 2.3.3 CNOT门(Feynman门) |
| 2.3.4 Toffoli门 |
| 2.3.5 Fredkin门 |
| 2.3.6 Peres门 |
| 2.3.7 PNC门 |
| 2.4 可逆网络的时延分析 |
| 2.5 本章小结 |
| 第三章 可逆网络时延的度量算法 |
| 3.1 可逆逻辑综合方法 |
| 3.2 可逆网络的时延估算算法 |
| 3.3 实验结果及分析 |
| 3.4 本章小结 |
| 第四章 基于规则的可逆网络时延优化算法 |
| 4.1 可逆网络时延优化规则 |
| 4.1.1 PNC门的移动规则 |
| 4.1.2 PNC门的化简规则 |
| 4.1.3 可逆网络时延优化规则 |
| 4.1.4 Toffoli门移动规则 |
| 4.2 基于规则的可逆网络优化算法 |
| 4.3 实例验证及结果分析 |
| 4.3.1 实例 |
| 4.3.2 实验结果及分析 |
| 4.4 本章小结 |
| 第五章 面向时延的可逆BCD码十进制计数器 |
| 5.1 构造基础可逆逻辑单元 |
| 5.1.1 可逆的D触发器 |
| 5.1.2 可逆JK触发器 |
| 5.1.3 New门(NG门) |
| 5.1.4 F3门 |
| 5.1.5 F5门 |
| 5.2 可逆BCD码同步十进制加计数器 |
| 5.3 可逆BCD码异步十进制加计数器 |
| 5.4 时延及量子代价分析 |
| 5.5 本章小结 |
| 第六章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 英文缩写词表 |
| 作者在攻读硕士学位期间公开发表的论文及参加的项目 |
| A：在国内外刊物上发表的论文 |
| B：申请的发明专利 |
| C：参加的项目 |
| 致谢 |
（9）量子电路综合与容错方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题的研究背景和意义 |
| 1.1.1 课题的研究背景 |
| 1.1.2 课题的研究意义 |
| 1.2 量子电路研究现状及发展方向 |
| 1.2.1 量子电路技术研究现状分析 |
| 1.2.2 存在难题和发展方向 |
| 1.3 本文的研究内容和论文结构 |
| 第二章 量子电路理论基础 |
| 2.1 量子电路理论基础 |
| 2.1.1 量子比特及量子逻辑门 |
| 2.1.2 量子电路约束条件及性能指标 |
| 2.2 本章小结 |
| 第三章 量子电路进化设计理论与算法研究 |
| 3.1 引言 |
| 3.2 量子电路的综合设计数学模型 |
| 3.3 遗传进化算法理论简介 |
| 3.4 基于二维变长染色体编码的量子电路综合设计方法 |
| 3.4.1 编码方案 |
| 3.4.2 遗传操作 |
| 3.4.3 适应度函数构建 |
| 3.4.4 综合设计算法 |
| 3.5 量子可逆基准电路进化设计研究 |
| 3.5.1 设计实例及结果分析 |
| 3.6 量子可逆逻辑功能电路进化设计研究 |
| 3.6.1 量子可逆逻辑功能电路分块设计方法 |
| 3.6.2 设计结果及结果分析 |
| 3.7 本章小结 |
| 第四章 量子电路容错设计方法研究 |
| 4.1 引言 |
| 4.2 基于单逻辑门的量子电路容错设计方法 |
| 4.2.1 输入及输出信号检测门电路及故障检测门设计 |
| 4.2.2 单奇偶保持门电路故障检测模块设计 |
| 4.2.3 基于单逻辑门的量子电路故障检测方法 |
| 4.2.4 基于单逻辑门的量子电路容错设计方法 |
| 4.2.5 实验结果分析 |
| 4.3 任意量子电路容错设计方法 |
| 4.3.1 非奇偶保持门的二次封装设计方法 |
| 4.3.2 基于模块化的量子电路容错设计方法 |
| 4.3.3 实验结果分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 课题工作总结 |
| 5.2 课题展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
| 硕士期间发明专利申请情况 |
（10）基于单电子晶体管的逻辑电路设计（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 目次 |
| 第1章 绪论 |
| 1.1 CMOS器件尺寸的极限和新型纳米器件研究的进展 |
| 1.2 单电子晶体管的发展现状 |
| 1.3 论文主要工作及论文结构安排 |
| 第2章 单电子晶体管原理分析 |
| 2.1 隧穿效应与库仑阻塞效应 |
| 2.2 SET的结构、原理 |
| 2.3 SET仿真模型介绍 |
| 2.4 本章小结 |
| 第3章 采用单栅极SET的开关级电路设计 |
| 3.1 PSET与NSET |
| 3.2 适用于SET的传输电压开关理论 |
| 3.3 基于传输电压开关理论的电路设计 |
| 3.4 电路仿真及分析 |
| 3.5 本章小结 |
| 第4章 采用双栅极SET和Reed-Muller代数系统的电路设计 |
| 4.1 双栅极SET异或电路 |
| 4.2 Reed-Muller代数系统简介 |
| 4.3 基于Reed-Muller代数系统的电路设计 |
| 4.4 本章小结 |
| 第5章 基于SET的时序电路设计 |
| 5.1 基本RS触发器设计 |
| 5.2 主从型触发器设计 |
| 5.3 维持阻塞型D触发器设计 |
| 5.4 维持阻塞型D触发器的应用 |
| 5.5 本章小结 |
| 第6章 结论 |
| 参考文献 |
| 作者简介 |
四、(七)常用逻辑电路符号简介（论文参考文献）
- [1]用于植入式医疗CPU的低功耗标准单元库的研究与实现[D]. 宋长武. 安徽大学, 2021
- [2]二维层状材料场效应器件与电路应用研究[D]. 潘晨. 南京大学, 2020(02)
- [3]仿真软件构建“数字电子技术”课程立体教学[J]. 李金灿,邱广萍. 辽宁科技学院学报, 2017(05)
- [4]16位可逆算术逻辑运算单元（ALU）的研究与设计[D]. 王朝正. 东华大学, 2017(05)
- [5]虚拟PLC实验平台的研究与设计[D]. 张睿. 北京化工大学, 2014(07)
- [6]面向可逆逻辑综合的基因表达式编程（GEP）算法的研究与实现[D]. 夏凯祥. 东华大学, 2014(09)
- [7]基于FPGA的多周期同步频率计设计[D]. 高锐. 吉林大学, 2013(04)
- [8]面向线路时延的可逆逻辑设计及其应用研究[D]. 张海豹. 南通大学, 2013(06)
- [9]量子电路综合与容错方法研究[D]. 张培喜. 南京航空航天大学, 2012(02)
- [10]基于单电子晶体管的逻辑电路设计[D]. 申屠粟民. 浙江大学, 2011(07)