一、CMOS数据读写程序（论文文献综述）
梁欣宇[1]（2021）在《高动态图像传感器数据获取》文中进行了进一步梳理随着机器视觉技术的快速发展,CMOS图像传感器以及图像采集系统的应用变得越来越重要。目前,CMOS图像传感器正朝着高分辨率、高帧率以及高动态范围的方向发展。其中,高动态范围图像将多张曝光时间不同的图像信息通过算法合成为一张高动态的图像,使得获取的图像可以保留更多的细节信息,所以研究高动态范围的图像获取有着很重要的现实意义。本论文使用FPGA芯片作为核心控制器向CMOS图像传感器发送时序控制信号来控制其工作状态,并负责接收来自图像传感器的图像数据。使用DDR3 SDRAM数据存储器缓存图像传感器的图像数据,使用USB3.0接口以及传输控制芯片将图像数据传输到上位机,最后通过MATLAB软件对获取的高低增益图像数据进行噪声处理并将其合成为高动态图像。在图像采集系统硬件设计部分,使用GSENSE5130高动态图像传感器作为采集系统的前端器件,选用Artix-7系列的XC7A100T FPGA芯片作为采集系统的主控制器,选用FTDI公司的FT600Q芯片作为USB3.0的数据传输芯片,并使用DC/DC及LDO电源芯片完成采集系统的电源模块搭建。在采集系统程序设计部分,使用FPGA控制器向G5130图像传感器发送控制时序,并对接收的图像数据完成数据校正,同时将图像数据通过MIG控制器缓存到DDR3中,最后通过USB3.0接口和FT600Q控制芯片完成图像数据传输。最后获得的图像数据表明,本论文所搭建的高动态图像数据获取系统可以获取到高动态CMOS图像传感器的高低增益图像数据,并将其合成为拥有更多细节信息的高动态图像。
王超[2]（2021）在《基于FPGA的彩色数字图像白平衡系统研究与设计》文中指出科学技术的创新促进机器视觉领域高速发展,集采集、处理以及工业控制为一体的图像系统成为未来工业机器视觉发展的重心,相对于传统的灰度相机识别物体的形状,彩色相机更加类似人眼加以对物体色彩进行识别。针对现有工业相机色彩质量较差以及工业应用环境中更新程序复杂的问题设计一种彩色图像白平衡系统,系统以FPGA为核心采集图像传感器的彩色图像,实现白平衡算法校正非标准光源下的偏色图像,经过处理后的彩色图像通过千兆以太网传输至上位机显示与工业控制,并且在系统中设计以太网在线更新功能提高程序更新的便利性。为保证系统传输的图像色彩质量,在系统主要器件选型的基础之上,图像传感器采集到的Bayer图像依次实现温漂校正降低外部工业环境温度影响、全分辨率定点坏点校正消除图像传感器固有缺陷以及Bayer转RGB图像三种图像预处理设计,保证了系统数据的正确性。经过对灰度世界与完美反射两种经典白平衡算法比较,在完美反射法运算量小以及曝光环境中白平衡失效的假设下,设计以暗通道理论为基础的完美反射白平衡算法,其通过筛选参考点在保证白平衡质量的前提下增加了对曝光环境的适用性。利用图像传输过程中的千兆以太网通道以及FPGA多重系统架构,完成基于千兆以太网系统在线更新功能和逻辑设计从而降低系统更新过程中拆装的复杂度。最后搭建测试平台,对系统的稳定性以及在线更新功能进行了测试,并且将三种常用场景的图像经过白平衡模块处理后对色彩值进行评价,经过处理的图像评价值均1左右,针对曝光环境中相对于完美反射法色彩还原度是原图像的3倍。证明了彩色图像系统稳定可靠的同时提高了彩色图像的色彩还原率。
黄俊泽[3]（2021）在《基于高分辨率面阵相机与高光谱成像仪的机载成像系统研究》文中进行了进一步梳理高光谱成像仪可依据地物空间形态特征、光谱特征地物反射和发射特性同步进行目标精细分类和识别,广泛应用于城市安全、森林防火、环境监测、精准农业、野外搜救等领域。在目标探测领域,尽管高光谱成像仪可以通过高光谱分辨率对一个或多个像素的点目标进行光谱探测,但如果没有目标的先验光谱信息或高空间分辨率的几何信息就很难实现对目标的快速准确识别。此外,在传感器确定的情况下,高光谱成像仪的高空间分辨率与高光谱分辨率是彼此制约,无法同时提高。因而本论文设计并研制一套基于高分辨率面阵相机和高光谱成像仪的机载成像系统,针对目标探测与识别应用,可同时实现光谱维和空间维的高分辨率检测。本文主要研究工作内容和创新点如下:（1）本论文提出了高光谱异常检测与高空间图像识别相结合的总体技术路线,设计了轻小型高空间与高光谱成像集成系统,完成了高集成度原理样机的研制,为基于无人机平台获取高光谱与高空间分辨率数据提供了重要手段。（2）本论文提出了USB3.0（universal serial bus 3.0）高速可调同步传输系统关键技术,USB3.0外设控制器使用同步FIFO（first in first out）、自动DMA（direct memory access）和数据块定量定时传输设计,避免了UVC（USB video class）协议的丢帧问题,解决了USB3.0采用批量传输模式时带宽不能稳定的难题。相比较异步FIFO和手动DMA传输方式,实现了最高数据传输带宽159MBps,提高了USB3.0的稳定传输速率。（3）本论文提出了基于单板计算机的多USB3.0接口高速数据采集方案,解决了高分辨率高光谱相机帧频高、数据量大的难题,实现了两个高光谱探测器和一个面阵全色探测器共360MBps稳定数据采集,其中可见相机200Hz帧频（数据速率100MBps）,短波相机100Hz帧频（数据速率10MBps）,全色相机4Hz帧频（数据速率250MBps）。（4）开展了机载飞行实验,系统工作正常,同时获得了地物目标的高光谱影像数据与高空间分辨率相机数据,验证了高光谱成像仪与高分辨率面阵相机相结合实现地物目标异常检测和图像识别方案的有效性。
赵阳[4]（2021）在《基于LUX13HS的高帧频成像系统设计》文中进行了进一步梳理在国防与航天等领域中,为了观测弹丸与航天器等目标的高速瞬态变化过程,必须使用高速相机采集记录高速过程,事后进行回放和处理。随着科学技术的发展,研究对象的运动速度大幅提升,对高速相机的分辨率、拍摄帧频以及成像质量提出了更高的要求。当前具备实时传输功能的高速相机很少具备图像预处理功能,且成像分辨率和帧频需要进一步提升,因此文章选用LUXIMA公司生产的LUX13HS传感器,提出一种能够对图像进行预处理并实时传输的高帧频成像系统设计方案。依据所选择CMOS传感器的输出特点,相机具备两种工作方式:在半画幅模式下,图像分辨率为864×640,成像帧频可以达到3513 fps;全画幅模式的分辨率为1280×864,成像帧频为2054 fps。在对比当前主流的几种数据传输接口特点以后,选择以Camera Link接口作为图像测试和控制接口,以Coa XPress接口进行图像实时传输。本文将高帧频成像系统分为硬件设计和软件设计来实现。首先对CMOS成像、系统控制和接口传输三大部分进行硬件设计,其次通过FPGA程序设计实现CMOS传感器控制、DAC控制、图像数据接收解码、图像数据预处理、图像缓存与图像发送,对各个模块的输入输出进行了功能仿真。本设计为高帧频成像系统引入基于移位运算的直方图均衡化算法,与常规实现方法相比,能够保证运算精度同时降低延时与FPGA逻辑资源占用。在此基础上,实现了基于直方图分析的自动调光算法。通过对高帧频成像系统进行功能测试,验证了整体设计方案的可行性,经过直方图均衡化后的图像对比度增强,自动调光使得高速相机能够根据环境亮度条件实时调整曝光时长。在拍摄高速运动物体时,采集图像清晰无拖影,满足高帧频成像系统设计要求。
朱佳成[5]（2021）在《基于AMBA协议的芯片TEE模块设计与验证》文中进行了进一步梳理随着移动终端市场的日益成熟与发展,隐私泄露、恶意软件、木马病毒等安全问题逐渐成为人们关注的焦点,终端用户不再满足于软件层面的数据保护,越来越多的终端用户期望能从芯片层面实现对数据的安全保护;另一方面,国内芯片制造业正赶上国家大力发展的热潮,根据国家相关计划要求,到2025年,国产芯片自给率必须要达到70%,随着国家的大力支持,芯片的设计、验证等相关技术都得到了科研人员的重视。可信执行环境（Trusted Execution Environment,TEE）是设备主处理器上的一块安全区域,通过硬件隔离技术对数据进行保护,保证数据的完整性、真实性和机密性,是芯片结构中的重要模块,广泛应用在智能手机、可穿戴设备、平板电脑和电视机顶盒等复杂设备中,目前国内外关于TEE的研究主要集中在TEE硬件架构上的相关软件设计,如可信操作系统、API接口设计等,而关于TEE底层硬件设计的相关研究则相对较少。本文主要研究了基于AMBA总线协议的TEE硬件架构设计方案,实现了对TEE模块的设计、仿真和验证。论文首先分析了移动终端中存在的数据风险,引出了 TEE的必要性;接着介绍了 AMBA总线协议的相关技术和TEE硬件设计的相关技术;然后在目前常用的芯片架构基础上,提出了基于AMBA总线的TEE模块设计方案,完成了 TEE模块的设计;紧接着为所设计的TEE模块搭建了 UVM验证平台,进行了功能仿真;最后为所设计的TEE模块进行了 FPGA原型验证,测试所设计的TEE模块在实际应用场景中的表现。研究的主要工作与创新如下:（1）针对芯片TEE模块案例少,相关设计闭源的情况,自主设计了基于AMBA总线协议的芯片TEE模块,包含AXI总线、AHB总线和APB总线三部分,具体的创新点在于:针对AXI总线,使用其用户自定义信号来传递主机的world id和返回从机的读写合法信号;针对AHB总线,提出了AHB扩展总线,在AHB总线的基础上引入了两根额外的信号线用来传递主机的world id和返回从机的读写合法信号;针对APB总线,考虑到APB总线只有一个主机,提出了将APB总线通过AXI2APB bridge模块整体挂载到AXI总线上,由AXI总线上的TEE模块对APB总线进行保护。（2）针对所设计的TEE模块搭建了 UVM仿真平台,研究了 UVM的运行机制,通过设计不同的输入激励,分析了主要模块在不同激励下的输出波形,验证了 TEE模块的功能正确性。（3）模拟手机恶意APP调用摄像头非法捕捉人脸图像的场景,针对TEE模块设计了独特的FPGA原型验证系统,所设计的FPGA原型验证系统以图像采集模块为从机,以VGA显示模块为主机,覆盖了 TEE模块的所有部分。同时自主设计了 APB2IIC模块和相关外围模块,最后将所设计的模块运行在Xilinx的开发板上,验证结果表明所设计的TEE模块在FPGA开发板上功能正确,具备实用价值。
宁帮祥[6]（2021）在《基于FPGA的图像边缘检测系统设计》文中提出随着科技的飞速发展,现在视频监控系统在人们的生活中扮演着越来越重要的角色,结合图像处理算法可以实现目标识别和跟踪功能,而边缘检测算法是后续复杂图像处理算法的重要基础,因此检测的精度和实时性对最后的结果有很大的影响。由于FPGA的流水线和并行计算的特点,可以在很好实现边缘检测算法的同时,满足实时性和高速要求。大部分边缘检测算法采用固定阈值,导致得不到理想的结果,需要不断测试找到合适的阈值。本文设计了一种自适应阈值的边缘检系统,主要研究内容如下:1、查阅相关国内外文献了解边缘检测技术的发展,介绍了一些传统的检测算法,对Sobel算法进行了改进:首先使用了一种新的边界点填充方案,接着对传统的水平和垂直方向的卷积模板扩展到4个方向,加入了方向判定功能,然后使用直方图统计求得自适应阈值,最后经过连接模块得到最终结果。2、使用Altera公司的Cyclone IV系列的EP4CE作为主控芯片,搭建了视频图像采集系统。系统包括了以下模块:摄像头数据捕获模块、SDRAM控制器模块、4.3寸显示屏驱动模块,使用Verilog HDL语言编写了对应的逻辑代码。3、设计改进的边缘检测算法。首先,在快速中值滤波前,设计了边界点填充模块,接着,将中值滤波后的数据送入卷积模块,然后设计实现了自适应阈值模块,最后送入连接模块,得到检测结果。同时,使用modelsim对每个模块进行了仿真验证。4、搭建好硬件实验平台,使用Quartus软件对代码进行编译综合,将sof文件烧写到FPGA中,观察比较结果,发现改进后的边缘检测效果优于改进前的,并且不需要手动设定阈值。
黄志宁[7]（2021）在《通用数据发生模块硬件电路设计与实现》文中认为数据发生器因其可以输出复杂的数字激励信号而在电子信息行业中得到越来越广泛的应用。随着数据接口类型的多样化,具有能够兼容不同数据接口类型能力的通用数据发生模块成为研究重点。本文通过对不同DAC的数据接口类型、数据传输速率以及数据位宽进行调研统计,设计了一款能够兼容CMOS、LVDS和JESD204B接口DAC的通用数据发生模块。具体工作内容为:1、总体方案设计。通过对不同DAC的CMOS、LVDS和JESD204B接口数据速率和引脚数量分析,选用FPGA作为通用数据发生模块的控制器、FMC接口作为通用数据发生模块的接口;对比PCI总线和PCIe总线数据传输速率,使用传输速率更高的PCIe进行总线设计;通过对SRAM与SDRAM的读取速率和存储容量进行分析和对比,采用存储容量大、访问速度快的DDR3 SDRAM作为数据存储器。2、硬件电路设计。分析PCIe总线接口、DDR3 SDRAM数据存储器以及FMC接口的管脚需求,对FPGA进行比较选型;采用FPGA和DDR3 SDRAM进行数据发生模块设计;参照设计指标,进行FMC接口与FPGA之间的管脚分配,以实现对CMOS、LVDS和JESD204B接口的兼容。3、FPGA逻辑设计。采用PCIe硬核完成通用数据发生模块的总线设计,并实现与上位机之间的数据通信。使用AXI总线连接PCIe DMA与DD3 SDRAM读写控制IP核,进行总线接口到数据存储器之间的数据传输并完成数据存储。采用AXI DMA IP核进行数据读取逻辑设计并实现数据读取。通过对CMOS、LVDS和JESD204B接口数据传输方式的讨论,完成不同数据接口数据发送逻辑设计并实现数据输出。经过测试与验证,本文设计的通用数据发生模块存储容量为8GB,能够兼容CMOS、LVDS和JESD204B接口且引脚最大输出速率分别为300Mbps、1250Mbps和6.25Gbps。
杨斌[8]（2021）在《基于FPGA的头戴显示器视频图像处理系统设计与实现》文中研究说明随着头戴显示器集成度越来越高,功能越来越完善,可以将其视为一种小型的视频处理平台,其核心之一为微显示技术。FPGA作为目前主流的视频处理芯片,不仅能够并行处理视频数据、还可以灵活地构造内部电路、通用性强,非常适合作为小规模视频处理系统的核心。本文以FPGA为核心实现了一个完整的视频图像处理系统,能独立完成从采集视频到实时处理并显示视频的全部工作,支持LCOS微显示器输出。在完成了系统平台的器件选型与电路设计等硬件设计后,本文采用了自顶向下的设计思想完成了系统的软件设计,并根据功能将系统划分为顶层模块、时钟模块、视频采集模块、视频存储模块、图像处理模块以及视频显示模块。系统工作过程如下:首先上电后通过SCCB协议完成OV5640的初始化,获取标准的视频图像数据;接着在图像处理模块中,实现对视频图像的灰度化、快速中值滤波、边缘检测、图像叠加等多种处理;然后通过设计SDRAM存储模块成功实现了视频数据的存储和读取,并解决了跨时钟域数据交互问题;最后在图像显示模块构造了完整的显示时序,通过控制行场信号可以驱动LCOS或显示器输出视频图像。整个系统都是通过硬件语言Verilog HDL描述的。图像算法在FPGA上的实现也是本文重点之一。本文在合理分配硬件资源的前提下,通过优化算法、流水线技术等手段提高了计算效率,充分发挥了FPGA并行处理数据的优势,最终提高了图像算法模块的处理速度。系统设计过程中,本文通过Modelsim对不同模块进行了仿真,并分析仿真波形保障了设计的准确性。系统设计完成后,本文对系统进行了测试与分析,证明了系统在不同显示器上的实时显示效果都较好,且能够对视频进行实时的处理。
顾红宇[9]（2021）在《高分辨率空间相机驱动及高速数据传输研究》文中研究表明高分辨率成像系统在航天遥感、工业检测、医疗成像等诸多领域都发挥着非常重要的作用。为了获取更高分辨率的遥感图像数据,对相机存储量、传输带宽、采样速率都有更高的要求。随着CMOS传感器制造工艺的提升,CMOS相机逐渐应用到空间探测领域。国内在高分辨率高速成像领域的研究受限于国外芯片进口限制,相关研究水平相对落后,因此,采用国产芯片技术开展高分辨率高速空间相机研究工作具有重大的实用价值和研究意义。本文基于长春长光辰芯公司所研发的一款高性能CMOS图像传感器GL1608,进行高分辨率高速空间相机系统研究和设计,主要工作有以下几点:（1）设计了系统总体架构。通过分析目前成像系统的研究现状,提出了系统的性能指标要求,完成系统中所需核心器件的选型工作。前端采集器选用GL1608图像传感器芯片,核心处理芯片选用Xilinx公司的ZYNQ7000系列的XC7Z035,缓存模块采用DDR3-SDRAM,数据传输接口选择SFP+光模块。（2）对本系统的硬件平台进行搭建。基于CMOS图像传感器GL1608设计了图像采集电路,信号处理电路和数据传输电路。遵循高速PCB设计原则,完成了前端图像采集板和信号处理板的设计与测试。（3）设计了基于ZYNQ-7035的系统软件,实现了FPGA部分的时序逻辑设计和ARM部分的寄存器控制设计。时序逻辑部分采用自顶向下的设计模式,包括顶层文件CMOS驱动控制,以及SPI总线控制、数据串转并及对齐控制、数字图像处理、DDR3-SDRAM的读写控制和SFP+光通信子模块。（4）搭建系统测试平台,完成高速成像实验。借鉴目前己有的测试方法与测试经验,对相机系统MTF和SNR核心指标进行测试和评价。
冯云鹤[10]（2021）在《64Kbit新型铁电存储器的设计》文中指出现代主流存储器技术达到技术发展的瓶颈,而新型非易失性存储器反而在快速发展。其中铁电存储器（FRAM）以其非易失性、低功耗、长寿命和抗辐照等优点,被认为是最具潜力的新一代非易失性存储器技术之一。氧化铪（HfO2）材料中铁电性的发现,给铁电存储器的发展带来了新的内涵。如今国内外研究人员仍在努力研究开发基于掺杂氧化铪的铁电存储器。本文采用基于掺锆（Zr）氧化铪材料的铁电薄膜电容工艺,完整地设计了一款基于2T2C经典电容结构的64Kbit并行构架的铁电存储器,并交付流片以及完成之后的封装测试工作。本文的主要内容如下:1.根据铁电电容样品测试出的电滞回线,建立用于设计仿真的铁电电容宏模型。本文调查研究了几种铁电电容的宏模型,重点实现了其中的三种模型,分别为:Lim模型、ZSTT模型和基于HSIM仿真软件的Miller改进模型。对它们进行建模研究与参数提取,再采用SPICE格式的网表文件描述,其都可以应用于FINESIM仿真软件中。在对三种模型仿真效果实际对比分析后,针对性地提出了本文64Kbit铁电存储器的设计仿真中的优化使用方法。其中Lim模型功能最为强大,但速度最慢;ZSTT模型和基于HSIM仿真软件的Miller改进模型虽然功能不够全面,但速度够快也能在某些情况下发挥重要作用。2.基于上述铁电电容模型以及选取华虹宏力0.13μm CMOS工艺,完成64Kbit铁电存储器的电路设计和仿真验证。本文重点讨论存储单元阵列的部分,包括各个模块的设计、仿真、控制时序以及关键参数。经过仿真优化,解决了电路中与工艺相悖的高压节点,设置了合适的升压电容,还有最重要的铁电电容和位线电容的匹配。铁电存储器电路确定后,完成了全电路的版图设计并且提取了寄生参数进行整体电路的仿真验证。仿真结果显示在温度-55℃到125℃、各种工艺角以及电压偏差10%的情况下,电路均能正常工作,其中读出时间最长80ns,预充时间最长45ns。3.对流片回来的铁电存储器芯片作封装测试。基本功能性测试结果显示芯片容量为64Kbit且能正常读写,读出时间为50ns左右;基于March C-算法的故障测试结果显示部分芯片存在故障,原因可能为外围CMOS工艺造成的寄存器失常或电路失配。
二、CMOS数据读写程序（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、CMOS数据读写程序（论文提纲范文）
（1）高动态图像传感器数据获取（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.3 CMOS图像传感器发展趋势 |
| 1.4 主要研究内容及章节安排 |
| 2 图像采集系统的总体设计 |
| 2.1 图像采集系统总体设计方案 |
| 2.2 CMOS图像传感器的基本原理及选型 |
| 2.2.1 CMOS图像传感器的基本原理 |
| 2.2.2 图像传感器选型 |
| 2.2.3 LVDS简介 |
| 2.3 核心控制器件的选型 |
| 2.3.1 FPGA简介 |
| 2.3.2 FPGA芯片的选型 |
| 2.4 存储器简介及选型 |
| 2.5 数据传输接口的选型 |
| 2.6 本章小结 |
| 3 图像采集系统的硬件设计 |
| 3.1 G5130图像传感器驱动电路设计 |
| 3.2 FPGA硬件电路介绍 |
| 3.2.1 FPGA电源及外围电路介绍 |
| 3.2.2 DDR3硬件电路介绍 |
| 3.3 USB3.0接口电路设计 |
| 3.4 PCB设计 |
| 3.5 本章小结 |
| 4 采集系统的程序设计 |
| 4.1 G5130图像传感器的驱动 |
| 4.1.1 G5130图像传感器上电顺序控制 |
| 4.1.2 时钟管理模块 |
| 4.1.3 SPI接口通信 |
| 4.1.4 G5130图像传感器时序控制 |
| 4.2 图像数据的接收及缓存 |
| 4.2.1 图像数据的校正 |
| 4.2.2 图像数据的缓存 |
| 4.3 USB3.0接口数据传输 |
| 4.4 本章小结 |
| 5 系统测试及图像处理 |
| 5.1 系统测试 |
| 5.2 图像处理 |
| 5.3 本章小结 |
| 总结 |
| 参考文献 |
| 致谢 |
（2）基于FPGA的彩色数字图像白平衡系统研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文研究内容及章节安排 |
| 2 总体方案设计 |
| 2.1 系统组成及主要功能 |
| 2.2 系统主要器件选型 |
| 2.2.1 数字图像采集传感器选型 |
| 2.2.2 系统核心控制处理器选型 |
| 2.2.3 动态缓存芯片选型 |
| 2.2.4 Flash芯片选型 |
| 2.3 本章小结 |
| 3 数字图像采集预处理设计 |
| 3.1 CMOS数字图像采集 |
| 3.2 传感器像素温漂自补偿预处理设计 |
| 3.3 自适应动态窗口坏点校正预处理设计 |
| 3.4 Bayer转 RGB彩色图像 |
| 3.5 本章小结 |
| 4 白平衡算法研究设计 |
| 4.1 白平衡算法研究 |
| 4.1.1 灰度世界法 |
| 4.1.2 完美反射法 |
| 4.1.3 暗通道灰度世界白平衡 |
| 4.2 暗通道完美反射法 |
| 4.3 暗通道完美反射法逻辑设计 |
| 4.3.1 偏色图像校正增益计算 |
| 4.3.2 偏色图像校正 |
| 4.4 本章小结 |
| 5 系统远程在线更新设计 |
| 5.1 远程更新电路设计 |
| 5.2 在线更新设计 |
| 5.3 本章小结 |
| 6 系统性能测试与验证 |
| 6.1 系统平台的组成与搭建 |
| 6.2 系统稳定稳定性与在线更新验证 |
| 6.3 系统图像处理效果评价 |
| 6.4 本章小结 |
| 7 总结与展望 |
| 7.1 设计研究总结 |
| 7.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（3）基于高分辨率面阵相机与高光谱成像仪的机载成像系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 研究背景与意义 |
| 1.1 研究背景 |
| 1.2 国内外发展现状 |
| 1.2.1 高光谱成像系统国内外研究现状 |
| 1.2.2 数据采集与存储技术国内外研究现状 |
| 1.3 关键技术概述 |
| 1.4 研究意义和主要研究内容 |
| 第2章 高空间分辨率和高光谱分辨率机载成像系统研究 |
| 2.1 高空间分辨率和高光谱分辨率机载成像系统概述 |
| 2.1.1 需求分析 |
| 2.1.2 总体设计 |
| 2.1.3 关键参数分析 |
| 2.2 机载成像系统原理样机设计与实现 |
| 2.2.1 高光谱光机系统 |
| 2.2.2 高光谱成像电子学系统 |
| 2.2.3 高分辨率面阵相机系统 |
| 2.2.4 电源供配电系统 |
| 2.2.5 多通道数据采集与处理控制系统 |
| 2.3 机载成像系统集成测试与结果分析 |
| 2.3.1 高光谱成像仪系统集成装调 |
| 2.3.2 高光谱成像仪系统静态传函与噪声测试 |
| 2.3.3 高分辨率面阵相机集成与测试 |
| 2.4 本章小结 |
| 第3章 USB3.0 高速可调同步传输系统关键技术研究 |
| 3.1 USB3.0 高速可调同步传输系统概述 |
| 3.1.1 需求分析 |
| 3.1.2 总体设计 |
| 3.1.3 同步传输机制特点 |
| 3.2 USB3.0 传输系统设计与实现 |
| 3.2.1 TLK2711 高速芯片传输机制设计 |
| 3.2.2 USB3.0 外设控制器同步传输机制设计 |
| 3.2.3 单板计算机上位机软件的采集存储同步控制机制设计 |
| 3.2.4 多通道数据采集的存储带宽分析与设计 |
| 3.3 USB3.0 传输系统测试结果与分析 |
| 3.3.1 系统测试方法 |
| 3.3.2 测试结果与分析 |
| 3.4 本章小结 |
| 第4章 机载成像系统性能测试与成像实验 |
| 4.1 高光谱成像仪性能测试与地面成像实验 |
| 4.1.1 信噪比估算与实测结果分析 |
| 4.1.2 地面成像验证实验与结果分析 |
| 4.1.3 摇摆台模拟飞行成像测试与结果分析 |
| 4.2 机载成像系统外场航飞成像实验 |
| 4.2.1 外场航飞成像实验概述 |
| 4.2.2 航飞成像实验设计与数据预处理方法 |
| 4.2.3 航飞成像实验结果与分析 |
| 4.3 本章小结 |
| 第5章 总结与展望 |
| 5.1 主要研究成果 |
| 5.2 论文的创新性体现 |
| 5.3 未来的研究方向 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（4）基于LUX13HS的高帧频成像系统设计（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景与研究意义 |
| 1.1.1 高帧频成像系统研究背景 |
| 1.1.2 高帧频成像系统研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文内容及章节安排 |
| 第2章 高帧频成像系统总体方案设计 |
| 2.1 高帧频相机系统架构 |
| 2.2 高速图像传感器选型 |
| 2.2.1 CMOS图像传感器对比 |
| 2.2.2 高速CMOS图像传感器特性与参数 |
| 2.2.3 CMOS图像传感器LUX13HS芯片简介 |
| 2.3 高帧频相机设计指标与功能设置 |
| 2.3.1 全画幅工作模式技术指标 |
| 2.3.2 半画幅工作模式技术指标 |
| 2.4 核心控制器件简介 |
| 2.5 图像传输接口选择 |
| 2.5.1 主流接口对比 |
| 2.5.2 Camera Link接口简介 |
| 2.5.3 Coa XPress接口简介 |
| 2.6 SDRAM存储器件选型 |
| 2.7 本章小结 |
| 第3章 高帧频成像系统硬件设计 |
| 3.1 高帧频成像系统设计 |
| 3.2 高速成像板硬件设计 |
| 3.2.1 电源电路设计 |
| 3.2.2 偏置电压供给电路设计 |
| 3.2.3 连接器电路设计 |
| 3.3 主控板硬件设计 |
| 3.3.1 电源模块 |
| 3.3.2 时钟电路设计 |
| 3.3.3 复位电路设计 |
| 3.3.4 FPGA配置电路设计 |
| 3.3.5 DDR4 硬件电路设计 |
| 3.4 高速接口板硬件设计 |
| 3.4.1 Camera Link接口电路设计 |
| 3.4.2 Coa XPress接口电路设计 |
| 3.4.3 电源电路设计 |
| 3.4.4 连接器电路设计 |
| 3.5 高速PCB设计 |
| 3.5.1 高速成像板PCB设计 |
| 3.5.2 高速接口板PCB设计 |
| 3.6 本章小结 |
| 第4章 高帧频成像系统的FPGA逻辑实现 |
| 4.1 FPGA顶层设计 |
| 4.2 CMOS传感器LUX13HS成像控制与实现 |
| 4.2.1 偏置电压供给配置 |
| 4.2.2 传感器寄存器配置 |
| 4.2.3 图像帧时序与行时序控制 |
| 4.2.4 半画幅工作模式相机时序控制 |
| 4.2.5 全画幅模式相机时序控制 |
| 4.3 图像数据接收与解码 |
| 4.3.1 LUX13HS传感器数据输出格式 |
| 4.3.2 半画幅模式数据接收与解码 |
| 4.3.3 全画幅模式数据接收与解码 |
| 4.4 图像预处理与自动调光 |
| 4.4.1 基于FPGA的直方图均衡化算法 |
| 4.4.2 FPGA的直方图均衡化算法实现 |
| 4.4.3 自动调光算法 |
| 4.5 图像缓存 |
| 4.6 Camera Link接口模块设计 |
| 4.6.1 接口链路协议 |
| 4.6.2 并串转换输出模块设计 |
| 4.6.3 相机控制 |
| 4.7 Coa XPress接口模块设计 |
| 4.7.1 接口链路协议 |
| 4.7.2 接口传输实现 |
| 4.8 本章小结 |
| 第5章 高帧频CMOS成像系统测试 |
| 5.1 高帧频成像系统测试环境 |
| 5.2 硬件电路调试 |
| 5.3 图像输出测试 |
| 5.3.1 直方图均衡化功能测试 |
| 5.3.2 自动调光功能测试 |
| 5.3.3 半画幅模式高速运动成像测试 |
| 5.3.4 全画幅模式高速运动成像测试 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 论文主要完成工作 |
| 6.2 论文主要创新点 |
| 6.3 展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（5）基于AMBA协议的芯片TEE模块设计与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究的背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的研究内容 |
| 1.4 本文的组织架构 |
| 第二章 AMBA总线协议和TEE硬件架构 |
| 2.1 AMBA总线协议 |
| 2.1.1 AXI总线协议 |
| 2.1.2 AHB总线协议 |
| 2.1.3 APB总线协议 |
| 2.2 TEE硬件架构研究 |
| 2.3 本章小结 |
| 第三章 TEE模块的设计方案与实现 |
| 3.1 整体框架设计 |
| 3.2 AXI TEE模块设计分析 |
| 3.2.1 AXI_master_tee模块分析设计 |
| 3.2.2 AXI_slave_tee模块分析设计 |
| 3.2.3 AXI_reg_tee模块分析设计 |
| 3.3 AHB TEE模块设计分析 |
| 3.3.1 AXI2AHB bridge_tee模块分析设计 |
| 3.3.2 AHB2AXI bridge_tee模块分析设计 |
| 3.3.3 AHB_master_tee模块的分析设计 |
| 3.3.4 AHB_slave_tee模块的分析设计 |
| 3.4 APB TEE模块设计分析 |
| 3.5 本章小结 |
| 第四章 基于UVM的验证平台搭建和仿真结果分析 |
| 4.1 UVM简介 |
| 4.2 基于TEE模块搭建的UVM验证平台 |
| 4.2.1 transaction组件设计 |
| 4.2.2 driver组件设计 |
| 4.2.3 top顶层模块设计 |
| 4.3 仿真结果分析 |
| 4.4 本章小结 |
| 第五章 FPGA原型验证 |
| 5.1 硬件平台介绍 |
| 5.2 验证思路 |
| 5.3 图像采集模块 |
| 5.3.1 OV7725接口及参数设置 |
| 5.3.2 图像采集模块 |
| 5.4 APB2IIC模块 |
| 5.5 VGA显示模块 |
| 5.6 验证结果 |
| 5.7 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间的学术成果 |
| 学位论文评阅及答辩情况表 |
（6）基于FPGA的图像边缘检测系统设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景和意义 |
| 1.2 图像边缘检测技术发展及应用 |
| 1.2.1 边缘检测技术发展 |
| 1.2.2 边缘检测技术的应用 |
| 1.3 论文组织结构 |
| 2 图像边缘检测和FPGA介绍 |
| 2.1 图像边缘检测原理 |
| 2.1.1 图像边缘描述 |
| 2.1.2 空间域滤波 |
| 2.1.3 常用边缘检测算法 |
| 2.2 FPGA相关理论介绍 |
| 2.2.1 FPGA基本结构 |
| 2.2.2 FPGA开发流程 |
| 2.2.3 FPGA流水线和并行计算 |
| 2.3 本系统边缘检测算法 |
| 2.3.1 边缘细化 |
| 2.3.2 自适应阈值 |
| 2.4 本章小结 |
| 3 图像采集和显示系统设计 |
| 3.1 系统总体设计 |
| 3.2 系统硬件电路设计 |
| 3.2.1 控制单元 |
| 3.2.2 系统电源模块 |
| 3.2.3 系统JTAG模块 |
| 3.2.4 系统晶振模块 |
| 3.2.5 外设电路设计 |
| 3.3 I2C接口和配置模块 |
| 3.3.1 I2C接口时序 |
| 3.3.2 寄存器配置 |
| 3.4 图像采集模块设计 |
| 3.5 数据缓存模块 |
| 3.5.1 SDRAM结构 |
| 3.5.2 SDRAM基本时序 |
| 3.5.3 SDRAM控制器设计 |
| 3.6 TFT显示时序设计 |
| 3.7 本章小结 |
| 4 边缘检测算法实现 |
| 4.1 算法的总体设计 |
| 4.2 灰度转换 |
| 4.3 边界点填充和中值滤波 |
| 4.3.1 边界点填充 |
| 4.3.2 中值滤波 |
| 4.4 多方向卷积和非极大值抑制 |
| 4.4.1 多方向卷积 |
| 4.4.2 非极大值抑制 |
| 4.5 自适应阈值 |
| 4.6 边缘连接 |
| 4.7 本章小结 |
| 5 实验结果和分析 |
| 5.1 实验平台搭建 |
| 5.2 实验结果验证和结果分析 |
| 5.2.1 图像采集部分结果验证 |
| 5.2.2 添加边缘检测算法验证 |
| 5.3 本章小结 |
| 6 总结和展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
（7）通用数据发生模块硬件电路设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 主要研究内容与章节安排 |
| 第二章 总体方案设计 |
| 2.1 需求分析 |
| 2.2 总线方案分析 |
| 2.3 地址发生器方案分析 |
| 2.4 数据存储方案分析 |
| 2.4.1 常用存储器的介绍和对比 |
| 2.4.2 DDR3 SDRAM存储方案可行性分析 |
| 2.5 接口方案分析 |
| 2.5.1 CMOS、LVDS和 JESD204B接口介绍 |
| 2.5.2 接口模块设计 |
| 2.6 总体方案设计 |
| 2.7 本章小结 |
| 第三章 硬件电路设计 |
| 3.1 总线接口模块设计 |
| 3.1.1 PCIe总线接口方案分析 |
| 3.1.2 PCIe总线接口电路设计 |
| 3.2 数据发生模块设计 |
| 3.2.1 DDR3 SDRAM模块设计 |
| 3.2.2 FPGA选型 |
| 3.3 子板接口模块设计 |
| 3.4 时钟模块和电源模块设计 |
| 3.4.1 时钟模块设计 |
| 3.4.2 电源模块设计 |
| 3.5 本章小结 |
| 第四章 逻辑模块设计 |
| 4.1 AXI4 总线接口 |
| 4.1.1 AXI4 总线介绍 |
| 4.1.2 AXI4 总线工作原理 |
| 4.2 数据写入逻辑设计 |
| 4.3 数据读取逻辑设计 |
| 4.3.1 基于AXI DMA IP的数据读取控制 |
| 4.3.2 描述符链生成模块设计 |
| 4.4 数据发送逻辑设计 |
| 4.4.1 CMOS接口发送逻辑设计 |
| 4.4.2 LVDS接口发送逻辑设计 |
| 4.4.3 JESD204B接口发送逻辑设计 |
| 4.5 本章小结 |
| 第五章 测试与验证 |
| 5.1 测试平台搭建 |
| 5.2 通用数据发生模块测试 |
| 5.2.1 CMOS接口测试 |
| 5.2.2 LVDS接口测试 |
| 5.2.3 JESD204B接口测试 |
| 5.2.4 存储容量测试 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的成果 |
（8）基于FPGA的头戴显示器视频图像处理系统设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 发展及现状 |
| 1.2.1 头戴显示器发展及现状 |
| 1.2.2 图像处理系统发展及现状 |
| 1.3 论文主要内容与章节安排 |
| 第二章 系统总体方案设计 |
| 2.1 FPGA在图像处理领域的优势 |
| 2.2 总体方案设计 |
| 2.2.1 需求分析 |
| 2.2.2 系统实现方案 |
| 2.2.3 系统测试方案 |
| 2.3 关键技术 |
| 2.4 本章小结 |
| 第三章 图像处理系统硬件设计与实现 |
| 3.1 实时图像处理系统的总体框架 |
| 3.2 器件选型 |
| 3.2.1 FPGA开发平台 |
| 3.2.2 视频采集模块 |
| 3.2.3 视频存储模块 |
| 3.2.4 视频显示模块 |
| 3.3 电路设计 |
| 3.3.1 视频采集模块电路设计 |
| 3.3.2 视频存储模块电路设计 |
| 3.3.3 视频显示模块电路设计 |
| 3.4 本章小结 |
| 第四章 图像处理系统软件设计与实现 |
| 4.1 FPGA设计流程 |
| 4.2 系统软件设计框图 |
| 4.3 时钟管理模块 |
| 4.4 实时图像采集模块 |
| 4.5 SDRAM存储模块 |
| 4.6 视频图像显示模块 |
| 4.6.1 视频图像显示原理 |
| 4.6.2 视频图像显示模块FPGA实现 |
| 4.7 本章小结 |
| 第五章 基于FPGA的图像处理算法设计与实现 |
| 5.1 图像灰度化 |
| 5.1.1 图像灰度化实现 |
| 5.1.2 仿真与分析 |
| 5.2 中值滤波 |
| 5.2.1 快速中值滤波实现 |
| 5.2.2 仿真与分析 |
| 5.3 边缘检测 |
| 5.3.1 边缘检测实现 |
| 5.3.2 仿真与分析 |
| 5.4 图像叠加 |
| 5.4.1 图像叠加实现 |
| 5.4.2 仿真与分析 |
| 5.5 本章小结 |
| 第六章 系统测试与分析 |
| 6.1 视频图像实时显示测试 |
| 6.1.1 实时视频正常显示效果 |
| 6.1.2 资源使用报告 |
| 6.1.3 实验结论 |
| 6.2 图像处理模块测试 |
| 6.2.1 灰度视频图像测试 |
| 6.2.2 图像叠加模块测试 |
| 6.2.3 边缘检测模块测试 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 后续展望 |
| 致谢 |
| 参考文献 |
（9）高分辨率空间相机驱动及高速数据传输研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状及分析 |
| 1.2.1 CMOS图像传感器研究现状 |
| 1.2.2 CMOS图像传感器的光学遥感应用现状 |
| 1.2.3 CMOS成像技术研究现状 |
| 1.3 本文主要工作及论文安排 |
| 第2章 CMOS图像传感器工作原理及特性 |
| 2.1 CMOS图像传感器工作原理 |
| 2.2 CMOS图像传感器特性参数 |
| 2.2.1 光谱响应特性 |
| 2.2.2 像元尺寸与分辨率 |
| 2.2.3 噪声 |
| 2.2.4 信噪比 |
| 2.2.5 动态范围 |
| 2.2.6 快门模式 |
| 2.2.7 暗电流 |
| 2.3 CMOS图像传感器与CCD图像传感器的性能比较 |
| 2.4 本章小结 |
| 第3章 相机系统硬件平台搭建 |
| 3.1 系统总体方案 |
| 3.2 系统器件选型 |
| 3.2.1 GL1608 图像传感器 |
| 3.2.2 核心控制器件ZYNQ-So C |
| 3.2.3 数据传输接口 |
| 3.3 系统硬件架构 |
| 3.4 电路原理设计 |
| 3.4.1 GL1608 接口电路设计 |
| 3.4.2 ZYNQ处理器电路设计 |
| 3.4.3 DDR3 外围电路设计 |
| 3.4.4 SFP+光模块电路设计 |
| 3.5 高速相机系统PCB设计 |
| 3.5.1 高速PCB设计原则 |
| 3.5.2 系统PCB设计 |
| 3.6 本章小结 |
| 第4章 基于ZYNQ-7035 的系统软件设计 |
| 4.1 系统软件架构 |
| 4.2 FPGA逻辑设计 |
| 4.2.1 CMOS驱动控制模块 |
| 4.2.2 SPI总线驱动模块设计 |
| 4.2.3 串转并及数据对齐模块设计 |
| 4.2.4 DDR3-SDRAM读写控制模块 |
| 4.2.5 数字图像处理模块 |
| 4.2.6 UDP万兆光通信模块设计 |
| 4.3 ARM程序设计 |
| 4.3.1 基于Vivado平台的ZYNQ开发流程 |
| 4.3.2 AXI总线设计 |
| 4.3.3 AMP双核设计 |
| 4.3.4 UART串口通信接口设计 |
| 4.4 上位机程序设计 |
| 4.5 本章小结 |
| 第5章 高速成像实验 |
| 5.1 电路性能测试及分析 |
| 5.1.1 电源测试 |
| 5.1.2 时钟测试 |
| 5.2 成像测试环境搭建 |
| 5.3 相机性能指标测试与评价 |
| 5.3.1 MTF测试 |
| 5.3.2 SNR测试 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 本文主要工作总结 |
| 6.2 后续工作及展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 攻读硕士学位期间研究成果 |
（10）64Kbit新型铁电存储器的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 存储器概述 |
| 1.2 FRAM应用领域 |
| 1.3 国内外研究进展和发展态势 |
| 1.4 FRAM原理 |
| 1.4.1 铁电材料和铁电性 |
| 1.4.2 基本存储单元 |
| 1.4.3 FRAM电路的基本构架 |
| 1.5 本文研究内容以及章节安排 |
| 第二章 铁电电容模型 |
| 2.1 铁电电容的性能测试 |
| 2.2 几种铁电电容宏模型 |
| 2.2.1 Miller模型 |
| 2.2.2 Lim模型 |
| 2.2.3 基于电流的开关模型 |
| 2.2.4 零反转时间瞬态模型 |
| 2.2.5 基于铁磁的模型 |
| 2.3 铁电电容模型建模 |
| 2.3.1 Lim模型建模 |
| 2.3.2 ZSTT模型建模 |
| 2.3.3 基于HSIM仿真软件的Miller改进模型建模 |
| 2.4 仿真效果对比 |
| 2.5 本章总结 |
| 第三章 64Kbit FRAM电路设计及仿真验证 |
| 3.1 完整电路框图 |
| 3.2 铁电存储器单元阵列 |
| 3.2.1 阵列核心构架 |
| 3.2.2 字线升压模块WL_PUMP |
| 3.2.3 板线传输模块PL_Transfer |
| 3.2.4 灵敏放大器SA |
| 3.2.5 数据通路模块BLGEN |
| 3.2.6 字线放电模块WL_DIS |
| 3.2.7 阵列操作时序 |
| 3.3 关键参数仿真优化 |
| 3.3.1 高压节点优化 |
| 3.3.2 升压电容优化 |
| 3.3.3 铁电电容与位线电容的匹配 |
| 3.4 整体电路版图 |
| 3.5 整体电路仿真验证 |
| 3.5.1 基本功能仿真验证 |
| 3.5.2 PVT仿真 |
| 3.6 本章总结 |
| 第四章 64Kbit FRAM芯片的测试 |
| 4.1 芯片封装 |
| 4.2 基本读写性能测试 |
| 4.2.1 测试平台 |
| 4.2.2 Wakeup操作 |
| 4.2.3 读写功能测试 |
| 4.3 基于March C-算法的FRAM故障测试 |
| 4.3.1 March C-算法 |
| 4.3.2 测试程序设计 |
| 4.3.3 测试结果及分析 |
| 4.4 本章总结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
四、CMOS数据读写程序（论文参考文献）
- [1]高动态图像传感器数据获取[D]. 梁欣宇. 大连理工大学, 2021(01)
- [2]基于FPGA的彩色数字图像白平衡系统研究与设计[D]. 王超. 中北大学, 2021(09)
- [3]基于高分辨率面阵相机与高光谱成像仪的机载成像系统研究[D]. 黄俊泽. 中国科学院大学(中国科学院上海技术物理研究所), 2021(01)
- [4]基于LUX13HS的高帧频成像系统设计[D]. 赵阳. 中国科学院大学(中国科学院长春光学精密机械与物理研究所), 2021(08)
- [5]基于AMBA协议的芯片TEE模块设计与验证[D]. 朱佳成. 山东大学, 2021(12)
- [6]基于FPGA的图像边缘检测系统设计[D]. 宁帮祥. 中北大学, 2021(09)
- [7]通用数据发生模块硬件电路设计与实现[D]. 黄志宁. 电子科技大学, 2021(01)
- [8]基于FPGA的头戴显示器视频图像处理系统设计与实现[D]. 杨斌. 电子科技大学, 2021(01)
- [9]高分辨率空间相机驱动及高速数据传输研究[D]. 顾红宇. 长春大学, 2021
- [10]64Kbit新型铁电存储器的设计[D]. 冯云鹤. 电子科技大学, 2021(01)