一、二元域上一类循环矩阵的周期的计算（论文文献综述）
许左宏[1]（2018）在《高速数传系统中LDPC码的设计及高效译码算法研究》文中研究说明未来信息化战场上将面临海量数据信息的处理和传输,对宽带无线高速数据传输技术的需求变得日益迫切。作为高速数传系统中至关重要的一环,信道编码技术能够在低信噪比、有限带宽情况下对传输的信息进行纠错,以达到在节省发射机功率、克服信道不良影响、提升频谱利用率的情况下提升信息数据传输效率、提升译码性能以及增加通信可靠性,因此该项技术对信道容量、信息传输效率等具有极其重要的影响。低密度奇偶校验码（Low-density Parity-check Codes,LDPC）,是信道编码中性能最优越的码之一,其性能能够逼近香农限,译码算法可以进行并行操作,具有高速译码的潜力,因此在国际上对LDPC码的理论分析和工程应用已取得了重要进展。目前该码已广泛应用在第五代移动通信、光通信、深空通信、高速数传系统中。然而,关于LDPC码的理论研究、工程实现仍存在一定亟待解决的问题,目前主要存在以下几个挑战:1)为达到较好的编码增益和译码性能,通常码长该选为长码,而当码长较长时,对校验节点、变量节点的存储、布线等会占用大量资源,校验节点的译码复杂度也会非常高,难以达到实时译码的要求;2)对码性能的分析仍存在一定的理论瓶颈,即如何从原理上构造性能优越的好码仍需要进一步深入探讨。基于以上几个问题的分析,本文主要对以下几个方面进行了一定的探讨:1.在LDPC码众多构造方法中,本课题针对其中一种,即基于有限域的构造法进行了深入的探讨。在目前世界上已有工作的基础上,本课题提出了一种基于计算机搜索的基于有限域的LDPC码构造方法。经本课题提出的方法构造出的LDPC码校验矩阵具有准循环结构,结构极其规则,利于生成矩阵的求解与生成矩阵的硬件存储与编码实现;经性能对比,本课题构造的部分码优于由美国空间数据委员会推荐的标准码性能。2.对如何根据构造的LDPC码求解生成矩阵,如何根据已经求出的生成矩阵进行编码进行了介绍。即从原理入手,介绍了如何根据本课题提出的LDPC码求解生成矩阵的方法,并针对该码介绍了目前存在的主流LDPC编码器的结构。3.针对本课题构造的LDPC码,基于其校验矩阵具有准循环结构的特性介绍了一种能够减少所需硬件资源、降低硬件实现复杂度的译码算法;基于矩阵变换,即通过增加新的校验节点提出了两种能够提升译码性能的译码算法。经仿真实验验证和复杂度分析,本课题提出的两种算法在不增加太大复杂度的情况下,能够使译码性能得到一定提升。
张仲明[2]（2009）在《高速数传中LDPC码关键技术研究》文中进行了进一步梳理低密度奇偶校验码（LDPC码）是近年来信道编码领域一个里程碑式的进展,优异的纠错性能和自然并行的译码算法使得它在多个国际性通信标准中得到应用。本文对LDPC码在高速数据传输中的应用进行分析和研究,主要工作有以下几方面:1.研究了LDPC码的构造方法。采用行列约束作为构造准则,提出了两类结构化的二进制LDPC码构造方法:一类是基于循环群的构造方法,另一类是基于有限域的构造方法,这两类方法都能构造出Tanner图的围长不小于6的结构化LDPC码。仿真结果表明,构造出来的LDPC码在加性高斯白噪（AWGN）信道下采用BP译码可获得良好的误码率性能。2.提出了一种有效的准循环LDPC码高并行度译码器设计方法。在准循环LDPC码的高并行度译码器设计中,难点在于如何有序处理大量存储器读写以避免/减轻存储器访问冲突。采用“码变换”的方法可以解决这一问题。通过码变换可以将准循环LDPC码转化为（近似）块准循环LDPC码。（近似）块准循环LDPC码,无论是对设计高速LBP译码器,还是高速SBP译码器,都有助益。对于（近似）块准循环LDPC码,设计了两种高并行度的译码器:高并行度LBP译码器和高并行度SBP译码器,讨论了它们的具体结构,并且与现有方法做了详细比较。3.研究了块准循环LDPC码的编码问题。提出了一种由块准循环奇偶校验矩阵计算块准循环生成矩阵的方法。基于块准循环生成矩阵,设计了两种采用移位寄存器的编码电路,一种编码电路的复杂度与码的校验码元数成线性关系,另一种编码电路则可用于实现高速并行编码。这两种编码电路结合码变换技术还可以应用于一些准循环LDPC码的编码。4.提出了一种基于准循环LDPC分组码的准循环LDPC卷积码构造方法。与准循环LDPC分组码类似,准循环LDPC卷积码能够简化译码器设计并且降低存储需求。仿真结果显示,构造出来的LDPC卷积码在AWGN信道下采用流水线BP算法译码具有良好的误码率性能。提出了一种能够对LDPC卷积码进行译码的流水线LBP算法,并且针对准循环LDPC卷积码设计了一种流水线LBP译码器,比现有的流水线SBP译码器在实现复杂度和译码吞吐量上都具有优势。5.完成了信息速率为800Mbps的（8176,7154）有限几何LDPC码的编译码器设计,以及在大规模FPGA上的实现。
韩树楠[3]（2018）在《卷积码与卷积码加扰识别技术研究》文中进行了进一步梳理现代战场通信采用组网的方式实施,信息注入已成为一种有效的战场无线网络对抗手段。通信网链路层协议的破析是实施信息注入的前提条件之一,信道编码识别又是链路层协议破析的关键技术。在认知无线电领域,自适应编码调制（Automatic Modulation Coding,AMC）技术被广泛采用,当编码调制参数信息不能准确及时地发送到接收端时,接收方需要快速地识别出信道编码方式及参数,以便于及时获取发送的信息。作为信息对抗及认知无线电领域的关键技术,信道编码识别近年来引起了国内外研究者的广泛关注。卷积码及卷积码加扰作为常见的信道编码方式,在军用卫星通信、深空通信、战术数据链通信等现代通信系统中有着广泛的应用,因此对卷积码及卷积码加扰的识别技术展开研究具有重要的军事意义和民用价值。由于识别是非合作过程,不可避免地要面对解调输出的误码率高以及可利用的先验信息少的实际情况,因此本文以增强识别方法在高误码率条件下的适用性及减少先验知识的利用为目标,对卷积码及卷积码加扰的识别技术进行了有益的探索,论文的主要工作如下:关于高误码率下卷积码的识别做了以下两点工作。1.在高误码率条件下,已有的（n,1,m）卷积码识别方法算法复杂度高且需要先验已知编码参数,为克服这一局限,提出一种基于校验方程系数特性的（n,1,m）卷积码的快速识别方法。首先将（n,1,m）卷积码的识别转化为n-1个（2,1,m）卷积码的识别,建立以（2,1,m）卷积码校验向量为解向量的校验方程组。然后基于校验方程系数的结构特性,循环利用校验向量中的已知元素递归估计其未知元素以实现校验方程组的求解,根据求解结果识别出（2,1,m）卷积码的生成多项式矩阵。在含有误码的情况下,递归运算过程中利用多个校验方程联合估计未知元素。最后将识别出的n-1个（2,1,m）卷积码的生成多项式矩阵组合以重建得到（n,1,m）卷积码的生成多项式矩阵,并检验重建结果的正确性。该方法具有较高的容错性,无需先验已知编码参数,且计算复杂度较低。2.适用于高误码率条件下的删除卷积码识别方法通过遍历搜索删除卷积码校验向量及删除模式来完成识别,其算法复杂度随着码率及约束长度的增大呈指数增长,为此提出一种无需遍历搜索的识别新方法。首先鉴于删除卷积码校验向量维数高,校验方程系数的稀疏性难以保证的问题,对所提出的递归算法进行修正,利用修正的递归算法求解出删除卷积码校验向量。然后基于删除卷积码生成多项式矩阵与校验多项式矩阵的正交性求解出生成多项式向量基,进一步利用源卷积码等价分路后分组多项式矩阵的性质,构建出删除卷积码生成多项式矩阵的备选集合。最后根据多相伪循环矩阵与源卷积码生成多项式的互逆关系,由备选集合中的每个可能的删除卷积码生成多项式矩阵重建得到源卷积码的生成多项式矩阵和删除模式,选择与删除卷积码约束长度相等的源码作为识别结果。该方法具有较好的容错性,无需遍历搜索删除卷积码校验向量和删除模式,因而计算量远小于已有的识别方法。关于卷积码加扰的识别做了以下三点工作。3.对于卷积码同步加扰的扰码识别,已有方法需先验已知卷积码的校验向量,针对校验向量未知情况下的同步扰码识别,提出基于m序列三阶相关性的识别方法。首先对卷积码同步加扰序列进行分块处理,证明加扰序列块与卷积码校验向量内积运算的输出序列是与扰码同阶的m序列。由于m序列具有三阶相关峰值特性,因此在卷积码校验向量未知的情况下,通过检测输出序列的三阶相关函数是否存在峰值可识别出校验向量。进一步利用三阶相关函数峰值处的坐标信息重建出同步扰码反馈多项式,在反馈多项式重建结果的基础上,由输出序列与扰码初态间的关系实现初态的恢复。最后在含有误码的情况下,推导了三阶相关函数在峰值与非峰值处的概率分布,给出三阶相关峰的检测方法。与稀疏倍式搜索算法相比,所提出的识别方法克服了需已知卷积码校验向量的局限,消除了反馈多项式重建结果的不确定性,且具有更好的容错性。4.为解决卷积码自同步加扰情况下的扰码识别问题,提出基于代价函数求解的自同步扰码识别方法。首先利用卷积码校验向量生成一组新序列,分析得到新生成的序列中含有自同步扰码的反馈关系。然后以最大化新生成序列间约束关系的成立概率为准则,利用解调输出的软判决序列构建以反馈多项式系数为未知参量的代价函数。最后通过增加元素值约束操作来改进动态搜索烟花算法,并利用改进算法实现代价函数的求解,改进后的动态搜索烟花算法较原算法有着更快的收敛速度。该识别方法具有较好的容错性,随着数据量的增大和扰码阶数的降低,其识别的正确率逐渐提高。5.针对未知编码类型条件下卷积码及卷积码加扰的全盲识别问题,提出基于矩阵分析的全盲识别方法。首先分析得到卷积码加扰序列矩阵秩与卷积码编码参数及扰码阶数的关系式,与卷积码序列矩阵秩的特性相似,卷积码加扰序列矩阵在码长的整数倍处会周期性地出现亏秩,根据该亏秩特性,可将接收序列初步确定为卷积码或卷积码加扰序列。再分析卷积码与卷积码加扰序列矩阵零空间向量基的差异,加扰序列矩阵零空间向量基构建的多项式间存在最大公约式,且该最大公约式为扰码反馈多项式,由此实现卷积码与其加扰序列的区分。当编码类型识别为卷积码加扰序列时,遍历扰码初态并以同步扰码的解扰方式进行解扰,根据解扰输出序列矩阵的秩在初态估计正确时是否发生变化来判别扰码类型。在含有误码的情况下,利用软判决序列给出可靠数据的选取方法,以提高识别方法的容错性。该识别方法无需编码类型在内的任何先验知识,实现了真正意义上的卷积码及卷积码加扰的全盲识别。本文通过大量的仿真实验验证了所提出的识别方法的有效性并分析了方法的性能,仿真结果表明本文方法有效地解决了所提出的研究问题。本文的研究成果不仅丰富了信道编码识别的理论体系,同时也具有工程应用前景。
邵军虎[4]（2012）在《量子LDPC纠错码算法及应用方案研究》文中进行了进一步梳理量子纠错码技术是量子信息处理中对抗信道退极化噪声以及环境噪声影响的一项重要手段，对于量子通信、量子计算机、量子存储等领域的研究具有重要的指导意义。将现代纠错码理论中可逼近Shannon容量限的LDPC码技术推广至量子信息领域，量子LDPC码已成为当前量子纠错码领域的一个热点研究问题。本论文就二元和多元量子LDPC码的构造及迭代译码算法等方面展开研究工作，得到主要成果如下。（1）研究了二能级量子系统下二元量子LDPC码的构造及其基于稀疏图模型的迭代译码算法。针对标准稳定子形式的二元量子LDPC码Tanner图中存在较多四环的特点，提出了一种采用联合校验思想的迭代译码算法，选择将Tanner图中构成四环的部分校验节点进行联合信息更新，从而使置信传播算法具有更好的收敛性。对CSS结构和非CSS结构二元量子LDPC码的迭代译码性能分别进行了MonteCarlo仿真，结果表明采用联合校验的方法可提高其迭代译码性能。（2）针对多能级量子态系统，研究了标准稳定子形式下多元量子LDPC码的原理及其Forney因子图模型的相关理论。基于2进制稀疏因子图模型，提出了进制量子LDPC码的迭代译码算法。采用进制稀疏循环矩阵，构造了一类对偶包含CSS结构的准循环进制量子LDPC码，并对其性能进行了Monte Carlo仿真。与现有二元量子LDPC码的性能结果相比，所构造的多元量子LDPC码具有更好的迭代译码纠错性能。（3）将二能级量子态系统下的纠缠辅助纠错码理论推广到多能级量子态系统，提出了多元纠缠辅助量子纠错码的相关理论。并采用代数有限域方法，构造了一类准循环结构的多元纠缠辅助量子LDPC码。在退极化信道模型下对该类码的迭代译码性能进行了Monte Carlo仿真，获得了比现有二元量子LDPC码更好的纠错性能。（4）将纠缠辅助量子LDPC码技术应用于量子安全直传通信中，研究了量子通信系统中的量子纠错码设计问题。基于Ping-Pong协议原理和量子密集编码思想，提出一种采用纠缠辅助量子LDPC码作为前向纠错码，同时以量子检错码构成后向ARQ的量子直传通信方案。该方案可提高纠缠资源的利用率，同时保障量子直传通信系统在噪声量子信道下的传输可靠性。
康婧[5]（2021）在《星地高速数传LDPC码编译码算法及高效实现技术研究》文中研究指明随着空间探测任务需求日益提升,航天器携带的载荷设备趋于精密多样,星地链路传输数据量大幅增加。近地轨道（Low Earth Orbit,LEO）卫星因具有发射成本低、通信时延小和覆盖范围广等优势而被广泛应用,如何在LEO卫星星上硬件资源、数传时间有限的情况下实现高速数据传输已成为我国目前航天器发展需要解决的核心难题。信道编码作为高速数传的重要环节,能够提高数传系统的抗干扰性和可靠性。低密度奇偶校验（Low-density Parity-check,LDPC）码是一种纠错性能逼近Shannon极限的信道编码,已广泛应用于光纤通信、空间通信、存储等领域。然而LDPC码一般码长较长,其迭代译码算法具有较高的计算和存储复杂度,且LDPC码并不能像Turbo码一样通过打孔灵活调整码率适应信道变化,因此LDPC码在LEO卫星高速数传中的应用仍面临着挑战。本文为满足LEO卫星高速数传需求,依托于中国科学院空间科学先导专项,从LDPC码编译码算法设计和高效硬件实现两个层面展开了研究,旨在设计高速高效、低复杂度、码率兼容、可重构、低功耗的LDPC码编译码器,论文的主要工作和创新点如下:1.提出了一种基于CCSDS近地应用标准的低复杂度可重构LDPC编码器,解决了串行编码器无法满足高速数传需求、并行编码器资源消耗大的问题。为缩短编码延时,提出了并行编码算法;通过分析不同并行度编码的结构特点,实现了可重构编码方案;采用优化的移位寄存器累加单元,降低了硬件复杂度。在Xilinx FPGA上对提出的LDPC编码器进行了实现,结果表明,在125 MHz工作时钟下,编码数据吞吐率最高可达1 Gbps,寄存器资源和查找表资源与相同平台编码器相比分别降低了13.7%和14.8%。2.针对LEO卫星信道具有时变性、空间通信设备需具备低功耗的特点,提出了基于DVB-S2标准的快速累加并向递归（Fast Accumulate Semi-parallel Recursive,FASPR）LDPC编码算法及高效低功耗LDPC编码器。为快速并向递归计算校验比特,采用新型校验比特存储器阵列,实现码率兼容的同时提高了编码数据吞吐率;利用二进制特性对校验比特计算进行简化,降低了功耗。在Xilinx FPGA上对提出的编码器进行了实现,结果表明,该编码器能够兼容2种码率,3种编码并行度,在347.5 MHz工作时钟下,编码数据吞吐率最高可达1.104 Gbps,编码器功耗与相同平台编码器相比降低了21.7%。3.面向LEO卫星可变编码调制（Variable Coding Modulation,VCM）高速数传应用场景,在高效低功耗LDPC编码器基础上,提出了一种高效前向纠错码（Forward Error Correction,FEC）编码器,能够支持多种VCM模式,具有高效性。在Xilinx FPGA上对提出的编码器进行了实现,结果表明,该编码器能够正确切换支持3种VCM模式,在389.5 MHz工作时钟下,编码数据吞吐率最高可达1.19 Gbps。4.为解决动态策略串行译码算法具有较高复杂度的问题,提出了一种低复杂度LDPC码动态策略串行译码算法（Residual-based Layered Belief Propagation,RB-LBP）。利用残差值作为度量动态确定每次迭代时层的更新顺序,分析及仿真结果表明,与传统译码算法相比,该算法具有较低的计算复杂度,且具有较快译码收敛速度和较优译码性能。针对归一化最小和译码算法（Normalized Min-Sum Algorithm,NMSA）,提出了一种增强部分并行架构高速LDPC译码器,提高了译码数据吞吐率。首先将多对角线矩阵进行拆分并采用分布式存储策略分别存储置信度信息;然后将拆分后子矩阵的多行（列）置信度信息存储在同一内存地址,成倍增加了每次内存读写数据量与节点运算量。在Xilinx FPGA上对提出的LDPC译码器进行了实现,结果表明,在250 MHz工作时钟下,译码吞吐率为1.02 Gbps。通过软件仿真、硬件测试以及与现有LDPC编译码器的对比,证明了本文提出的LDPC编译码器具有可行性及高效性,在未来LEO卫星高速数传系统中具有较高应用价值。目前,本文提出的低复杂度可重构LDPC编码器已应用于中国科学院空间科学先导专项“先进天基天文台”（Advanced Space-based Solar Observatory,ASO-S）科学卫星高速数传系统;提出的FEC编码器已应用于中国科学院空间科学先导专项“地球大数据科学工程”（Big Earth Data Science Engineering Project,CASEarth）科学卫星VCM数传系统。本文的工作具有重要的工程意义。
苏怡宁[6]（2020）在《多元LDPC码高速编译码器研究》文中提出LDPC码作为目前提出的性能最逼近Shannon极限的信道编码方式,在纠错编码中起着重要的作用。研究表明,基于有限域GF（q）,（q＞2）构造的非二进制LDPC码在短码或中等码长领域性能更加突出,且易于高阶调制技术结合成高效的编码调制系统。然而伴随这种性能优势的是编译码复杂度的提升和硬件资源的需求。本文主要对非二进制LDPC码的构造和低复杂度的编译码算法进行了研究仿真,并在FPGA上完成了译码器的实现。首先,本文基于有限域的基础知识概述了非二进制LDPC码,重点介绍了准循环非二进制LDPC码。然后研究非二进制LDPC码的构造方法和编译码算法,比较了不同算法的复杂度和优缺点。利用基于有限域乘法群的构造方法和随机掩模的方法在GF（16）域上构造了码长120个符号,码率0.5的规则准循环非二进制LDPC码。其次,介绍了非二进制LDPC码的编码调制系统,在阐述了系统的基本模型后,将GF（16）域的LDPC码与16-QAM调制方式结合,通过MATLAB仿真对不同译码算法进行了误码率分析,并为译码器硬件实现选择了基于检泡的扩展最小和译码算法,并确定了关键参数,包括消息向量的长度、迭代次数和量化比特。最后,在FPGA平台上实现了非二进制LDPC码译码器。译码器采用部分并行架构,根据校验矩阵的结构将行和列并行度分别设置为4和8。在确定了译码器的整体框架后,分别对各个子模块进行了设计和行为仿真,验证各模块正常工作,然后将整个译码器进行了上板调试,设置时钟频率为200MHz,测试结果证明译码器能够正确译码,吞吐量达到了7.5Mbps。最终给出了译码器的综合报告,并分析了提高译码器吞吐量的关键因素。
刘晓楠[7]（2020）在《混合FSO/RF传输链路性能分析与编译码FPGA实现》文中认为自由空间光（Free Space Optical,FSO）通信又称为无线光通信,具有传输速率高、无频谱许可、组网灵活和保密性高等优点,是当前无线通信领域的研究热点之一。然而,FSO通信在大气信道传输时易受大气湍流效应和瞄准误差的影响,严重限制了系统的通信性能。将FSO链路与射频（Radio Frequency,RF）链路进行优势互补结合,混合FSO/RF通信系统可有效提高无线光通信链路的性能,在实际应用场景中具有重要的意义。混合FSO/RF链路传输的主要研究内容包括:FSO与RF链路阈值切换方案、系统调制技术、检测技术以及混合信道编码与译码方法等。本论文考虑大气湍流效应和瞄准误差等因素的影响,分析了混合FSO/RF链路采用硬切换传输方案的中断概率、误码率等性能,研究了 FSO 信道下 LDPC（Low Density Parity Check Code）编译码算法的 FGPA（Field Programmable Gate Array）实现过程。具体工作如下:（1）研究了不同参数条件对FSO链路和RF链路的影响,根据系统应用场景特点,确定FSO链路和RF链路分别采用Gamma-Gamma分布模型和莱斯分布模型,介绍了混合FSO/RF的单双阈值硬切换传输方案。（2）根据混合FSO/RF系统端到端的信噪比,在大气湍流效应和瞄准误差联合影响下,利用Meijer G函数推导出系统的中断概率和误码率的表达式,研究了 OOK调制时系统的中断概率和误码率性能,并对比分析采用BPSK和DPSK调制时的误码率性能。（3）利用Meijer G函数建立联合效应下外差检测系统中断概率和误码率的理论模型,研究了强度调制/直接检测（Intensity Modulation/Direct Detection,IM/DD）和外差检测下系统的性能,并对其进行数值计算分析。（4）选择 QC-LDPC（Quasi cyclic-Low Density Parity Check Code）码作为前向纠错编码,研究了 FSO系统下LDPC编码器的循环移位寄存累加器（Shift Register AdderAccumulator,SRAA）并行结构设计,最小和译码算法下译码器的部分并行结构设计,在FPGA硬件上对功能进行了分析验证。
张继朋[8]（2020）在《面向星间光链路的高速LDPC码编译码器设计与FPGA实现技术》文中认为20世纪八九十年代起,国际空间数据系统咨询委员会（Consultative Committee for Space Data System,CCSDS）陆续制定发布了一系列的卫星通信系统的协议规范和标准,规定了信道编码中的包括Turbo码和低密度校验（Low-Density ParityCheck,LDPC）码的码型和码率等参数,CCSDS标准已经在卫星通信中应用多年。LDPC码凭借其优异的性能和在卫星数字广播中的广泛应用,逐渐走入了星间和星地高速通信系统的视野中,并有望成为自由空间光通信（Free Space Optics communications,FSO communications）系统中的主要信道编码方案。近年来,FSO通信已经成为了无线通信系统中的研究热点。FSO通信是指利用无线激光来代替有线光纤,与有线光纤相比,无线激光具有传播距离远,传播路径相对自由的特点。相比传统的射频通信,FSO通信具有更大的带宽和更高的数据速率。本文以卫星间的无线激光通信为应用场景,研究LDPC码作为卫星间信道编码方案的前向纠错码,在无线激光通信中的应用。使用现场可编程门阵列（FileProgrammable Gate Array,FPGA）为设计平台,研究LDPC码的编码和译码方法,优化编码和译码的方式来提高编码器和译码器的吞吐率。简单介绍了LDPC译码算法的研究进展和使用FPGA实现LDPC码译码器的已有成果。本文比较了基于置信度传播（Belief-Propagation,BP）的几种算法的实现复杂度,包括和积算法（Sum-Product Algorithm,SPA）,分层译码算法（Layered Decoding Algorithm,LDA）,最小和算法（Min-Sum Algorithm,MSA）以及它的延伸算法:归一化最小和算法（Normalization MSA）和偏移最小和算法（Offset MSA）。最终选择使用收敛速度更快,且性能接近和积算法的基于归一化最小和的LDA来进行硬件实现,并具体根据性能仿真曲线来选择LDA的各种参数,比较定点与浮点的性能等。详细介绍了在LDPC码高速编译码器实现过程中的问题和解决方法,以及编译码各个模块的逻辑结构以及功能,并给出经过Vivado设计套件进行综合仿真之后的资源消耗以及时序结果。FPGA仿真实验使用的芯片为Xilinx公司的Virtex-7系列的xc7vx690tffg1927-2L,经过综合和布局布线之后,其中编码器工作频率最高可达400MHz,理论吞吐率可达48 Gbps。在译码器的实现过程中,提出一种基于帧间流水线的译码结构,通过存储多帧外信息的方式来提高译码器的吞吐率。译码器工作主频最高为400 MHz,单核译码器的吞吐率可达4 Gbps,FPGA芯片在放置5个译码器单核之后,单芯片译码器吞吐率可达20 Gbps。
文红[9]（2004）在《CDMA扩频通信系统中的编码方法研究》文中研究表明本文研究了扩频通信系统中的编码问题。扩频码设计是扩频通信系统的核心课题之一，以扩频码的相关特性为主要研究指标，构造了奇周期互补扩频码集，讨论了具有优良相关性的扩频码的设计；差错控制编码是扩频通信系统另一项核心技术，研究了能以较低译码复杂度逼近信道容量的低密度校验（LDPC）码，提出了一类性能优良的代数构造LDPC码，研究了在中、短长度与LDPC码性能接近的复数旋转码的迭代译码。 定义了各码序列的奇周期自相关函数的和是一个冲击函数的奇周期互补码集；基于奇完备几乎二元扩频码构造了奇周期二元互补集。讨论了奇周期二元互补集的综合方法；指出了奇周期互补码集和周期互补码集的关系：若集中各码序列的长度Ⅳ是奇数，周期二元互补码集和奇周期二元互补码集可相互转换，由此得到新的周期互补码集。 提出了一种称为扩展d-型扩频码的新家族，用TN扩频码族构造了在Welch界意义下具有最优周期互相关性的二元扩展TN扩频码族。作为一个例子，由Mersenne素数周期的L扩频码构造了最优互相关性的二元扩展TN扩频码族。 基于光正交码构造了规则LDPC码，称为OOC-LDPC码，将矩阵的行、列分解技术、组合重叠技术用于新构造的OOC-LDPC码，得到各种不同码率和码长的扩展OOC-LDPC码，用BP迭代译码算法在AWGN信道下进行仿真，新构造码显示了良好的性能，新构造的规则OOC-LDPC码及扩展OOC-LDPC码具有准循环的结构，编码简单。 在规则OOC-LDPC码的基础上构造了不规则OOC-LDPC码，适当设计的不规则码可以有效地改进规则码的性能，同样不规则OOC-LDPC码具有准循环的结构，其编码复杂度与码长呈线性关系。 LDPC码和一步大数逻辑可译码都可以由每个码元的一个正交校验集来第11页西南交通大学博士研究生学位论文定义，本文研究了作为一步大数逻辑可译码一类的复数旋转码的BP迭代译码，并与一步大数逻辑可译码的差分循环（DSC）码和有限几何码进行了比较，它们有非常接近的译码效果，在中、短长度都略优于相近参数的随机LDPC码，且复数旋转码的参数选择比DSC码和有限几何码更灵活。 同时本文针对BP译码算法复杂度较高的缺点，根据复数旋转码的特点提出了两种低复杂度的迭代译码方法，与BP译码方法相比，这两种译码方法的译码复杂度极大地降低了。研究了高复杂度的BP迭代译码和快速简单的传统代数译码方法结合的译码性能。关键词:扩频通信系统;扩频码;置信传播迭代译码;LDPC码;复数旋转码
李凡[10]（2020）在《分组密码扩散层与混淆层的研究与分析》文中提出近年来,随着计算机及互联网技术的迅猛发展,信息安全越来越受到人们的关注。分组密码在加密速度、加密数据量、设计标准及软硬件实现等方面展现了巨大的优势,被广泛应用于信息安全领域,成为密码学的研究热点。分组密码的设计遵循混淆和扩散原则,通常利用非线性的S盒实现混淆,利用线性变换实现扩散,因此分组密码的扩散层与混淆层在密码算法安全性方面起着重要作用。本文主要针对分组密码的线性扩散层与非线性混淆层做了以下几个方面的工作:（1）根据分支数的定义对二元有限域上的4阶可逆矩阵进行穷尽搜索,找到了24个几乎MDS矩阵。通过对搜索到的几乎MDS矩阵进行研究与分析,发现几乎MDS矩阵不仅实现代价小,而且能够提供可证明安全性。（2）S盒是对称密码算法的关键部件。许多加密算法的硬件实现过程易遭受侧信道攻击,门限实现是一种基于秘密共享和多方安全计算的防侧信道攻击对策。本文通过简单地对3次布尔函数中的变量进行循环移位,构建密码性质最优的4×4安全轻量S盒,并且为所构造的S盒设计了门限实现方案,以抵御侧信道攻击,该方案是可证安全的。该方法构造的S盒的4个分量函数的实现电路相同,极大地降低了硬件实现的复杂度。给定S盒的一个分量,其余的三个分量可通过该分量的循环移位获得,这样大大降低硬件实现成本,且易于快速软件实现。
二、二元域上一类循环矩阵的周期的计算（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、二元域上一类循环矩阵的周期的计算（论文提纲范文）
（1）高速数传系统中LDPC码的设计及高效译码算法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 高速数传系统在军事领域中的应用 |
| 1.1.2 LDPC码研究的背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 无线高速数传在国内外的研究现状 |
| 1.2.2 LDPC码的研究现状 |
| 1.3 本文主要内容及结构安排 |
| 第二章 LDPC码基础 |
| 2.1 LDPC码基本概念 |
| 2.2 LDPC码的编码 |
| 2.2.1 基于下三角矩阵的编码 |
| 2.2.2 校验矩阵带约束的编码 |
| 2.3 LDPC码的译码算法 |
| 2.3.1 线性分组码的最大后验概率译码算法 |
| 2.3.2 BP译码算法 |
| 2.3.3 分层译码算法 |
| 2.3.4 最小和算法 |
| 2.4 本章小结 |
| 第三章 低复杂度QC-LDPC码的构造 |
| 3.1 准循环LDPC码(QC-LDPC码)概念介绍 |
| 3.2 基于有限域的QC-LDPC码构造方法 |
| 3.2.1 基于循环群的构造法 |
| 3.2.2 基于任意子群的构造法 |
| 3.2.3 性能影响因素分析 |
| 3.3 基于计算机搜索的LDPC码构造法 |
| 3.3.1 构造方法介绍 |
| 3.3.2 CCSDS标准中LDPC码的介绍 |
| 3.3.3 与CCSDS中推荐码性能比较 |
| 3.4 本章小结 |
| 第四章 生成矩阵的求解与编码 |
| 4.1 CPM-QC-LDPC码生成矩阵的求解 |
| 4.2 CPM-QC-LDPC码的编码电路 |
| 4.3 本章小结 |
| 第五章 低复杂度QC-LDPC码译码算法 |
| 5.1 旋转迭代译码算法 |
| 5.1.1 基于循环LDPC码的译码 |
| 5.1.2 基于一般QC-LDPC码的译码 |
| 5.2 基于CPM-QC-LDPC的简化译码算法 |
| 5.2.1 CPM-RID译码算法 |
| 5.2.2 仿真验证与硬件资源分析 |
| 5.3 基于矩阵变换的译码算法 |
| 5.3.1 理论分析 |
| 5.3.2 MT-MSA译码算法 |
| 5.3.3 CPM-MT-MSA译码算法 |
| 5.3.4 仿真验证与实验复杂度分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作与创新 |
| 6.2 问题及建议 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（2）高速数传中LDPC码关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 LDPC 码的研究现状 |
| 1.2.1 LDPC 码的性能分析 |
| 1.2.2 LDPC 码的构造现状 |
| 1.2.3 LDPC 码的编码现状 |
| 1.2.4 LDPC 码的译码算法 |
| 1.2.5 LDPC 码的应用现状 |
| 1.3 论文研究内容及结构安排 |
| 第二章 LDPC 码基础 |
| 2.1 LDPC 码的基本概念 |
| 2.1.1 分组码基础 |
| 2.1.2 LDPC 码及其Tanner 图表示 |
| 2.1.3 规则LDPC 码与不规则LDPC 码 |
| 2.2 LDPC 码的编码算法 |
| 2.2.1 基于近似下三角矩阵的编码 |
| 2.2.2 校验矩阵带约束的LDPC 码编码 |
| 2.3 LDPC 码的译码算法 |
| 2.3.1 线性分组码的最优译码 |
| 2.3.2 SBP 算法 |
| 2.3.3 LBP 算法 |
| 2.3.4 最小和算法 |
| 2.4 本章小结 |
| 第三章 LDPC 码的构造 |
| 3.1 准循环LDPC 码基础 |
| 3.1.1 准循环LDPC 码的定义 |
| 3.1.2 准循环LDPC 码的编码 |
| 3.2 基于循环群的LDPC 码构造 |
| 3.2.1 循环群元素的位置向量表示 |
| 3.2.2 基于循环群的LDPC 码构造 |
| 3.2.3 数值结果 |
| 3.3 基于有限域的LDPC 码构造 |
| 3.3.1 基于有限域GF(25)的LDPC 码构造 |
| 3.3.2 基于有限域GF(p)的LDPC 码构造 |
| 3.3.3 数值结果 |
| 3.4 本章小结 |
| 第四章 LDPC 码的高速译码 |
| 4.1 准循环LDPC 码的译码 |
| 4.1.1 全串行LBP 译码器 |
| 4.1.2 部分并行SBP 译码器 |
| 4.2 准循环LDPC 码的变换 |
| 4.2.1 循环矩阵分解的两个结论 |
| 4.2.2 块准循环LDPC 码与近似块准循环LDPC 码 |
| 4.3 块准循环LDPC 码的高速译码器 |
| 4.3.1 块准循环LDPC 码的LBP 译码器 |
| 4.3.2 块准循环LDPC 码的SBP 译码器 |
| 4.4 本章小结 |
| 第五章 块准循环LDPC 码的编码 |
| 5.1 块准循环生成矩阵的求解 |
| 5.1.1 块准循环码的性质 |
| 5.1.2 块准循环生成矩阵的求解 |
| 5.2 块准循环LDPC 码的编码电路 |
| 5.2.1 编码电路 |
| 5.2.2 复杂度分析 |
| 5.3 本章小结 |
| 第六章 LDPC 卷积码 |
| 6.1 LDPC 卷积码基础 |
| 6.1.1 卷积码基础 |
| 6.1.2 LDPC 卷积码及其Tanner 图表示 |
| 6.1.3 LDPC 卷积码的编码 |
| 6.2 准循环LDPC 卷积码的构造 |
| 6.2.1 典型LDPC 卷积码构造方法简介 |
| 6.2.2 准循环LDPC 卷积码的构造 |
| 6.2.3 数值结果 |
| 6.3 LDPC 卷积码的译码 |
| 6.3.1 流水线LBP 算法 |
| 6.3.2 准循环LDPC 卷积码的流水线LBP 译码器 |
| 6.4 本章小结 |
| 第七章 高速LDPC 码编译码器的工程实现 |
| 7.1 CCSDS 推荐的LDPC 码简介 |
| 7.2 高速LDPC 码编码器的FPGA 实现 |
| 7.2.1 实现结构 |
| 7.2.2 实现结果 |
| 7.3 高速LDPC 码译码器的FPGA 实现 |
| 7.3.1 8PSK 软解调 |
| 7.3.2 量化方案 |
| 7.3.3 节点功能模块 |
| 7.3.4 实现结构及结果 |
| 7.4 性能测试结果 |
| 7.4.1 信息速率为800Mbps 的LDPC-8PSK 调制解调器 |
| 7.4.2 误码率测试结果 |
| 7.5 本章小结 |
| 第八章 结论与展望 |
| 8.1 主要研究成果及创新点 |
| 8.2 进一步研究的课题 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 附录A CCSDS 推荐的LDPC 码参数说明 |
| 附录B 缩略词表 |
（3）卷积码与卷积码加扰识别技术研究（论文提纲范文）
| 常用符号 |
| 缩略词 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 卷积码的识别方法 |
| 1.2.2 线性扰码的识别方法 |
| 1.3 论文解决的主要问题 |
| 1.4 论文研究内容与组织结构 |
| 第二章 卷积码与扰码的基础知识及典型识别方法 |
| 2.1 引言 |
| 2.2 卷积码的基础知识 |
| 2.2.1 卷积码的编码原理 |
| 2.2.2 卷积码的生成多项式矩阵 |
| 2.2.3 卷积码的校验多项式矩阵 |
| 2.3 卷积码识别的典型算法 |
| 2.3.1 欧几里德识别法 |
| 2.3.2 矩阵分析识别法 |
| 2.3.3 基于Walsh-Hadamard变换的识别法 |
| 2.4 扰码的基础知识 |
| 2.4.1 同步扰码的编码原理 |
| 2.4.2 自同步扰码的编码原理 |
| 2.5 卷积码同步加扰的稀疏倍式搜索识别法 |
| 2.6 本章小结 |
| 第三章 基于校验方程系数特性的卷积码识别方法 |
| 3.1 引言 |
| 3.2 (n,1,m)卷积码的识别 |
| 3.2.1 (n,1,m)卷积码识别问题的描述 |
| 3.2.2 校验向量的递归估计算法 |
| 3.2.3 校验向量估计值正确性检测 |
| 3.2.4 (n,1,m)卷积码生成多项式矩阵的重建 |
| 3.2.5 计算复杂度分析 |
| 3.2.6 仿真分析 |
| 3.3 删除卷积码的识别 |
| 3.3.1 删除卷积码的构造原理 |
| 3.3.2 校验向量的修正递归估计算法 |
| 3.3.3 删除卷积码生成多项式矩阵的估计 |
| 3.3.4 源码生成多项式矩阵与删除模式的重建 |
| 3.3.5 计算复杂度分析 |
| 3.3.6 仿真分析 |
| 3.4 本章小结 |
| 第四章 基于m序列三阶相关性的同步扰码识别方法 |
| 4.1 引言 |
| 4.2 卷积码同步加扰的数学模型 |
| 4.3 基于m序列三阶相关性的同步扰码识别原理 |
| 4.3.1 基于校验向量的同阶m序列构造 |
| 4.3.2 反馈多项式的重建与初态的恢复 |
| 4.4 有误码情况下的三阶相关峰检测 |
| 4.4.1 三阶相关函数值概率分布 |
| 4.4.2 峰值位置的正确性检验 |
| 4.5 计算复杂度分析 |
| 4.6 仿真分析 |
| 4.7 本章小结 |
| 第五章 基于代价函数求解的自同步扰码识别方法 |
| 5.1 引言 |
| 5.2 卷积码自同步加扰的数学模型 |
| 5.3 基于软判决的代价函数的建立 |
| 5.3.1 基于校验向量的新序列生成 |
| 5.3.2 约束关系的概率表达 |
| 5.4 基于改进的动态搜索烟花算法的代价函数求解 |
| 5.4.1 动态搜索烟花算法原理 |
| 5.4.2 改进的动态搜索烟花算法 |
| 5.5 计算复杂度分析 |
| 5.6 仿真分析 |
| 5.7 本章小结 |
| 第六章 基于矩阵分析的卷积码及卷积码加扰全盲识别方法 |
| 6.1 引言 |
| 6.2 矩阵秩的基本结论 |
| 6.3 卷积码加扰序列矩阵秩的分析 |
| 6.3.1 卷积码同步加扰序列矩阵秩的分析 |
| 6.3.2 卷积码自同步加扰序列矩阵秩的分析 |
| 6.4 卷积码及卷积码加扰的全盲识别方案 |
| 6.4.1 卷积码有无加扰的判别 |
| 6.4.2 扰码类型识别与初态恢复 |
| 6.4.3 误码条件下识别方法的应用 |
| 6.5 计算复杂度分析 |
| 6.6 仿真分析 |
| 6.7 本章小结 |
| 第七章 结论与展望 |
| 7.1 结论 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 附录 A 递归算法中方程数阈值与最大错误估计概率关系式的证明 |
（4）量子LDPC纠错码算法及应用方案研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| §1.1 研究背景和意义 |
| §1.2 量子信息的基本概念 |
| 1.2.1 能级量子系统 |
| 1.2.2 多能级量子系统 |
| §1.3 量子纠错码 |
| 1.3.1 稳定子码 |
| 1.3.2 非加性量子纠错码 |
| §1.4 量子LDPC码 |
| 1.4.1 量子LDPC码的研究现状 |
| 1.4.2 存在的问题 |
| §1.5 量子信道模型 |
| 1.5.1 Pauli信道 |
| 1.5.2 退极化信道 |
| 1.5.3 阻尼信道 |
| 1.5.4 非对称量子信道 |
| §1.6 内容安排及主要结果 |
| 第二章 经典信息领域中的LDPC码技术 |
| §2.1 数字通信系统与信道编码 |
| §2.2 LDPC码的基本原理 |
| §2.3 构造方法 |
| 2.3.1 随机LDPC码 |
| 2.3.2 结构化LDPC码 |
| §2.4 译码算法 |
| 2.4.1 置信传播算法 |
| 2.4.2 简化译码算法 |
| §2.5 信道模型 |
| 2.5.1 对称信道 |
| 2.5.2 加性高斯白噪声信道 |
| 2.5.3 衰落信道 |
| §2.6 Monte Carlo数值模拟仿真 |
| §2.7 LDPC码性能分析 |
| §2.8 本章小结 |
| 第三章 二元量子LDPC码的构造和译码 |
| §3.1 研究动机 |
| §3.2 二元量子LDPC码原理 |
| 3.2.1 二元稳定子码理论 |
| 3.2.2 元稳定子码的矩阵表示 |
| 3.2.3 元量子LDPC码的图模型理论 |
| §3.3 CSS结构二元量子LDPC码的构造 |
| 3.3.1 基于不同经典码的CSS结构量子LDPC码 |
| 3.3.2 基于对偶包含CSS结构的量子LDPC码 |
| §3.4 非CSS结构二元量子LDPC码的构造方法 |
| 3.4.1 矩阵约束条件 |
| 3.4.2 矩阵置换构造方法 |
| §3.5 二元纠缠辅助量子LDPC码 |
| 3.5.1 二元纠缠辅助量子纠错码理论 |
| 3.5.2 二元纠缠辅助量子LDPC码 |
| §3.6 二元量子LDPC码的译码算法 |
| 3.6.1 标准BP译码算法 |
| 3.6.2 加入随机微扰的BP迭代译码算法 |
| 3.6.3 联合校验的BP迭代译码算法 |
| §3.7 Monte Carlo性能仿真 |
| 3.7.1 信道模型 |
| 3.7.2 不同译码算法下的性能仿真 |
| §3.8 本章小结 |
| 第四章 多元量子LDPC码的构造和译码 |
| §4.1 多元稳定子码理论 |
| 4.1.1 多元量子符号错误及其完备基矢量描述 |
| 4.1.2 多元稳定子码 |
| §4.2 标准稳定子形式的多元量子LDPC码 |
| 4.2.1 多元量子LDPC码的图模型表示 |
| 4.2.2 CSS结构多元量子LDPC码的构造 |
| 4.2.3 非CSS结构多元量子LDPC码 |
| §4.3 纠缠辅助形式的多元量子LDPC码 |
| 4.3.1 纠缠辅助形式的多元稳定子码理论 |
| 4.3.2 多元纠缠辅助量子LDPC码的有限域构造 |
| §4.4 多元量子LDPC码的译码 |
| 4.4.1 CSS结构多元量子LDPC码的译码 |
| 4.4.2 非CSS结构多元量子LDPC码的译码 |
| §4.5 Monte Carlo性能仿真 |
| 4.5.1 信道模型 |
| 4.5.2 性能仿真 |
| §4.6 本章小结 |
| 第五章 量子LDPC码在量子通信中的应用方案设计 |
| §5.1 量子通信 |
| 5.1.1 量子保密通信 |
| 5.1.2 量子安全直传通信 |
| 5.1.3 现有的QSDC方案 |
| §5.2 量子纠错码在QSDC中的应用 |
| 5.2.1 总体方案设计 |
| 5.2.2 信息传输流程图 |
| 5.2.3 纠缠辅助量子LDPC码的应用 |
| §5.3 自动请求重传协议 |
| 5.3.1 经典信息领域中的ARQ |
| 5.3.2 量子ARQ协议 |
| §5.4 安全性分析 |
| §5.5 本章小结 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间的研究成果 |
（5）星地高速数传LDPC码编译码算法及高效实现技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略词 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 星地高速数传发展现状 |
| 1.2.2 信道编码发展现状 |
| 1.2.3 LDPC码研究现状 |
| 1.3 面临的挑战及研究目标 |
| 1.4 论文研究内容 |
| 1.5 论文创新工作 |
| 1.6 论文组织结构 |
| 第2章 LDPC码基础理论 |
| 2.1 引言 |
| 2.2 LDPC码的基本概念 |
| 2.2.1 线性分组码 |
| 2.2.2 LDPC码及其表示方法 |
| 2.3 LDPC码的编码算法 |
| 2.3.1 直接编码方法 |
| 2.3.2 基于近似下三角形的编码算法 |
| 2.3.3 循环码和准循环码的编码算法 |
| 2.4 LDPC码的译码算法 |
| 2.4.1 LDPC码消息传递 |
| 2.4.2 概率BP译码算法 |
| 2.4.3 LLR BP译码算法 |
| 2.4.4 最小和译码算法 |
| 2.4.5 其它改进算法 |
| 2.5 本章小结 |
| 第3章 LDPC码并行编码算法及低复杂度可重构编码器设计 |
| 3.1 引言 |
| 3.2 LDPC码并行编码算法 |
| 3.2.1 CCSDS近地应用LDPC码编码算法 |
| 3.2.2 并行编码算法 |
| 3.3 低复杂度可重构LDPC编码器设计 |
| 3.3.1 总体架构 |
| 3.3.2 低复杂度设计 |
| 3.3.3 并行度可重构设计 |
| 3.4 硬件实现与分析 |
| 3.4.1 资源占用 |
| 3.4.2 性能分析 |
| 3.5 本章小结 |
| 第4章 LDPC码快速编码算法及高效低功耗编码器设计 |
| 4.1 引言 |
| 4.2 LDPC码快速编码算法 |
| 4.2.1 DVB-S2标准LDPC码编码算法 |
| 4.2.2 快速累加并向递归编码算法 |
| 4.3 高效低功耗LDPC编码器设计 |
| 4.3.1 总体架构 |
| 4.3.2 高效低功耗设计 |
| 4.4 硬件实现与分析 |
| 4.4.1 资源占用 |
| 4.4.2 功耗分析 |
| 4.4.3 性能分析 |
| 4.5 本章小结 |
| 第5章 VCM数传系统高效FEC编码器设计 |
| 5.1 引言 |
| 5.2 LEO卫星VCM数传系统 |
| 5.3 高效FEC编码器设计 |
| 5.3.1 总体架构 |
| 5.3.2 BCH并行编码算法及编码器设计 |
| 5.3.3 比特交织模块设计 |
| 5.4 硬件实现与分析 |
| 5.4.1 仿真结果 |
| 5.4.2 资源占用 |
| 5.4.3 性能分析 |
| 5.5 本章小结 |
| 第6章 LDPC码串行译码算法及高速译码器设计 |
| 6.1 引言 |
| 6.2 LDPC码静态策略串行译码算法 |
| 6.2.1 LBP译码算法 |
| 6.2.2 SBP译码算法 |
| 6.3 LDPC码动态策略串行译码算法 |
| 6.3.1 RBP译码算法 |
| 6.3.2 NW-RBP译码算法 |
| 6.3.3 RB-LBP译码算法 |
| 6.3.4 仿真结果与分析 |
| 6.4 高速LDPC译码器设计 |
| 6.4.1 译码器参数设计 |
| 6.4.2 传统部分并行架构QC-LDPC译码器 |
| 6.4.3 增强部分并行架构高速LDPC译码器 |
| 6.4.4 硬件实现与分析 |
| 6.5 本章小结 |
| 第7章 总结与展望 |
| 7.1 工作总结 |
| 7.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（6）多元LDPC码高速编译码器研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题来源、背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 多元LDPC码的构造 |
| 1.2.2 多元LDPC码编码算法 |
| 1.2.3 多元LDPC码译码算法 |
| 1.2.4 译码算法的硬件实现 |
| 1.3 本文的主要研究内容及结构安排 |
| 第2章 多元LDPC码相关理论 |
| 2.1 有限域基础 |
| 2.2 多元LDPC码概述 |
| 2.3 基于有限域的多元LDPC码的构造 |
| 2.3.1 QC-LDPC码基本构造过程 |
| 2.3.2 一种基于有限域乘法群的构造方法 |
| 2.3.3 随机掩模 |
| 2.4 多元LDPC码编码算法 |
| 2.4.1 高斯消去直接编码 |
| 2.4.2 基于QC结构化的快速编码 |
| 2.5 多元LDPC译码算法 |
| 2.5.1 多元和积译码算法 |
| 2.5.2 扩展最小和译码算法 |
| 2.5.3 基于检泡算法的EMS算法 |
| 2.5.4 性能对比 |
| 2.6 本章小结 |
| 第3章 多元LDPC方案设计与仿真 |
| 3.1 多元LDPC码编码调制系统 |
| 3.1.1 构造与编码方案 |
| 3.1.2 高阶调制方案 |
| 3.1.3 信道模型 |
| 3.1.4 信道初始信息的计算 |
| 3.1.5 译码方案 |
| 3.2 参数仿真 |
| 3.2.1 消息向量长度的选取 |
| 3.2.2 迭代次数的确定 |
| 3.2.3 量化方案 |
| 3.3 本章小结 |
| 第4章 多元LDPC码译码器FPGA实现 |
| 4.1 译码器总体方案概述 |
| 4.2 译码器各个子模块的设计 |
| 4.2.1 控制模块 |
| 4.2.2 消息存储模块 |
| 4.2.3 校验节点更新模块 |
| 4.2.4 变量节点更新模块 |
| 4.2.5 初始化模块与初始置换模块 |
| 4.3 性能仿真与综合报告 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文及其他成果 |
| 致谢 |
（7）混合FSO/RF传输链路性能分析与编译码FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 课题研究背景 |
| 1.1.2 课题研究意义 |
| 1.2 国内外研究进展 |
| 1.2.1 大气湍流和瞄准误差下不同调制技术的研究进展 |
| 1.2.2 大气湍流和瞄准误差下外差检测技术的研究进展 |
| 1.3 论文研究内容及结构安排 |
| 2 混合FSO/RF链路的信道模型 |
| 2.1 FSO链路的影响因素 |
| 2.1.1 大气湍流对FSO链路的影响 |
| 2.1.2 瞄准误差对FSO链路的影响 |
| 2.1.3 大气损耗对FSO链路的影响 |
| 2.2 RF链路的影响因素 |
| 2.2.1 雨天对RF的影响 |
| 2.2.2 雾天对RF的影响 |
| 2.3 FSO/RF信道模型 |
| 2.4 本章小结 |
| 3 混合FSO/RF传输链路性能分析 |
| 3.1 混合FSO/RF系统硬切换机制 |
| 3.1.1 单阈值混合系统 |
| 3.1.2 双阈值混合系统 |
| 3.2 OOK调制直接检测下系统的性能 |
| 3.2.1 OOK调制 |
| 3.2.2 OOK调制下中断概率 |
| 3.2.3 OOK调制下误码率 |
| 3.3 不同调制方式下FSO链路的误码率性能 |
| 3.3.1 BPSK调制下的误码率 |
| 3.3.2 DPSK调制下的误码率 |
| 3.4 OOK调制外差检测下FSO链路性能 |
| 3.4.1 外差检测 |
| 3.4.2 FSO链路外差检测下的中断概率 |
| 3.4.3 FSO链路外差检测下的误码率 |
| 3.5 本章小结 |
| 4 FSO通信中QC-LDPC编码器设计 |
| 4.1 LDPC码的定义 |
| 4.1.1 线性分组码的定义 |
| 4.1.2 LDPC码的定义 |
| 4.1.3 LDPC码的表示 |
| 4.2 QC-LDPC码定义 |
| 4.3 QC-LDPC硬件编码 |
| 4.3.1 SRAA硬件编码实现 |
| 4.3.2 基于SRAA电路的并行化编码 |
| 4.4 本章小结 |
| 5 QC-LDPC码的译码器设计 |
| 5.1 QC-LDPC码译码算法 |
| 5.1.1 对数域上的BP译码算法 |
| 5.1.2 标准最小和译码算法 |
| 5.1.3 归一化最小和译码算法 |
| 5.2 QC-LDPC译码器的FPGA实现 |
| 5.2.1 QC-LDPC译码器总体结构设计 |
| 5.2.2 QC-LDPC译码器的整体控制部分 |
| 5.2.3 初始信道单元模块 |
| 5.2.4 变量节点处理单元 |
| 5.2.5 校验节点处理单元 |
| 5.2.6 译码输出模块 |
| 5.2.7 顶层控制模块 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间主要研究成果 |
（8）面向星间光链路的高速LDPC码编译码器设计与FPGA实现技术（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与研究意义 |
| 1.2 自由空间光通信研究现状 |
| 1.3 LDPC码研究现状 |
| 1.4 LDPC码的FPGA实现研究 |
| 1.5 本文的研究内容及行文安排 |
| 第二章 LDPC码编译码基本原理 |
| 2.1 LDPC码基本原理 |
| 2.1.1 LDPC码的定义 |
| 2.1.2 LDPC码的图形表示 |
| 2.2 LDPC码的编码原理 |
| 2.2.1 线性分组码编码原理 |
| 2.2.2 准循环G矩阵编码 |
| 2.2.3 单对角结构LDPC码的编码 |
| 2.2.4 双对角结构LDPC码的编码 |
| 2.2.5 双对角结构QC-LDPC码的编码 |
| 2.3 LDPC码的译码原理 |
| 2.3.1 对数域上的和积算法 |
| 2.3.2 最小和算法 |
| 2.3.3 分层算法 |
| 2.4 本章小结 |
| 第三章 LDPC码高速编码器实现技术研究 |
| 3.1 高速实现LDPC码简介 |
| 3.2 LDPC码编码器基本结构介绍 |
| 3.2.1 基于生成矩阵G的编码方式 |
| 3.2.2 基于校验矩阵H的编码方式 |
| 3.3 高速LDPC编码器实现 |
| 3.3.1 移位模块 |
| 3.3.2 编码模块 |
| 3.3.3 编码控制模块 |
| 3.3.4 输出输入的存储 |
| 3.4 串并转换模块 |
| 3.5 实现结果分析 |
| 3.6 总结 |
| 第四章 LDPC码高速译码器实现技术研究 |
| 4.1 LDPC码译码器基本结构介绍 |
| 4.1.1 基于和积算法的译码器实现 |
| 4.1.2 基于最小和算法的译码器实现 |
| 4.2 译码方案选择 |
| 4.3 高速LDPC码译码器实现 |
| 4.4 帧间流水线策略 |
| 4.5 实现结果分析 |
| 4.6 本章小结 |
| 第五章 结论 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）CDMA扩频通信系统中的编码方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| §1.1 CDMA扩频通信概述 |
| §1.2 CDMA扩频通信基本原理 |
| §1.3 编码在CDMA系统中的意义 |
| 1.3.1 扩频码设计在CDMA系统中的意义 |
| 1.3.2 纠错编码在CDMA系统中的意义 |
| §1.4本文的主要结果与创新 |
| 第2章 具有优良相关性的扩频码设计 |
| §2.1 扩频码的研究现状 |
| §2.2 扩频码的相关函数和理论界 |
| 2.2.1 扩频码的相关函数 |
| 2.2.2 扩频码的理论界 |
| §2.3 奇周期互补码集设计 |
| 2.3.1 奇完备几乎二元扩频码 |
| 2.3.2 奇周期二元互补码集构造 |
| 2.3.3 奇周期二元互补码集的综合 |
| §2.4 奇周期互补二元码集和周期互补二元码集 |
| §2.5 扩展二元d-型扩频码族 |
| 2.5.1 d-型扩频码 |
| 2.5.2 扩展d-型扩频码的构造 |
| 2.5.3 扩展TN扩频码族的构造 |
| §2.6 本章小结 |
| 第3章 差错控制编码与AWGN信道容量 |
| §3.1 差错控制编码基础 |
| 3.1.1 差错控制系统 |
| 3.1.2 纠错码的分类 |
| 3.1.3 线性分组码 |
| 3.1.4 准循环码 |
| §3.2 AWGN信道的信道容量 |
| §3.3 容量逼近编码技术 |
| 3.3.1 趋近信道容量的码 |
| 3.3.2 基于图的码 |
| 第4章 一类新的准循环LDPC码 |
| §4.1 LDPC码概述 |
| 4.1.1 图论基础知识 |
| 4.1.2 码结构的表示 |
| 4.1.3 LDPC码的分类 |
| 4.1.4 LDPC码的迭代译码算法 |
| §4.2 光正交码 |
| 4.2.1 概述 |
| 4.2.2 一种组合方法构造的光正交码 |
| §4.3 基于光正交码的规则准循环OOC-LDPC码 |
| 4.3.1 规则准循环OOC-LDPC码的构造 |
| 4.3.2 一些规则准循环OOC-LDPC码及其仿真 |
| §4.4 基于矩阵行、列分解技术的扩展OOC-LDPC码 |
| 4.4.1 矩阵的行、列分解技术 |
| 4.4.2 基于矩阵分解技术的扩展OOC-LDPC码 |
| 4.4.3 一些基于矩阵分解技术的扩展OOC-LDPC码及其仿真 |
| §4.5 基于组合重叠方法的扩展OOC-LDPC码 |
| 4.5.1 组合重叠方法 |
| 4.5.2 基于组合重叠方法的扩展OOC-LDPC |
| 4.5.3 一些基于组合重叠方法的扩展OOC-LDPC其仿真 |
| §4.6 基于光正交码的不规则准循环OOC-LDPC码 |
| 4.6.1 不规则LDPC码 |
| 4.6.2 不规则准循环OOC-LDPC码的构造 |
| 4.6.3 一些不规则准循环OOC-LDPC码及其仿真 |
| §4.7 本章小结 |
| 第5章 复数旋转码的迭代译码研究 |
| §5.1 复数旋转码的编码方法 |
| §5.2 复数旋转码的代数译码 |
| §5.3 基于置信传播的复数旋转码的迭代译码 |
| §5.4 复数旋转码的两种简单迭代译码方法 |
| 5.4.1 复数旋转码的码字翻转译码方法(CRC-BF) |
| 5.4.2 复数旋转码的软判决码字翻转译码方法 |
| 5.4.3 两种简单迭代译码方法中无限循环的避免 |
| §5.5 复数旋转码的组合译码 |
| §5.6 本章小结 |
| 第6章 结论与展望 |
| §6.1 本文的结论 |
| §6.2 今后工作的展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间完成的论文 |
（10）分组密码扩散层与混淆层的研究与分析（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究现状 |
| 1.3 本文的主要工作、章节安排与符号含义 |
| 1.3.1 本文的主要工作与章节安排 |
| 1.3.2 符号说明 |
| 第二章 分组密码的基础理论知识 |
| 2.1 分组密码的设计结构 |
| 2.2 分组密码的基本分析方法 |
| 2.2.1 差分分析 |
| 2.2.2 线性分析 |
| 2.3 本章小结 |
| 第三章 二元域上几乎MDS矩阵的研究与应用 |
| 3.1 分组密码扩散层的设计原则 |
| 3.2 二元域上的几乎MDS矩阵的搜索 |
| 3.3 低阶几乎MDS矩阵的应用 |
| 3.3.1 几乎MDS矩阵构造单级扩散层 |
| 3.3.2 几乎MDS矩阵构造多级扩散层 |
| 3.4 本章小结 |
| 第四章 适于软硬件实现的安全轻量S盒的设计 |
| 4.1 分组密码混淆层的设计原则 |
| 4.2 轻量级S盒的构造 |
| 4.3 轻量级S盒的安全性分析 |
| 4.3.1 轻量级S盒的差分分析 |
| 4.3.2 轻量级S盒的线性分析 |
| 4.4 轻量级S盒的门限实现 |
| 4.4.1 门限实现的原则 |
| 4.4.2 门限实现方案 |
| 4.5 轻量级S盒的硬件实现 |
| 4.6 本章小结 |
| 第五章 总结和展望 |
| 5.1 全文总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 攻读硕士学位期间的主要成果 |
| 致谢 |
| 附录 |
| 附录A |
| 附录B |
| 附录C |
| 附录D |
| 附录E |
四、二元域上一类循环矩阵的周期的计算（论文参考文献）
- [1]高速数传系统中LDPC码的设计及高效译码算法研究[D]. 许左宏. 国防科技大学, 2018(01)
- [2]高速数传中LDPC码关键技术研究[D]. 张仲明. 国防科学技术大学, 2009(04)
- [3]卷积码与卷积码加扰识别技术研究[D]. 韩树楠. 国防科技大学, 2018(01)
- [4]量子LDPC纠错码算法及应用方案研究[D]. 邵军虎. 西安电子科技大学, 2012(03)
- [5]星地高速数传LDPC码编译码算法及高效实现技术研究[D]. 康婧. 中国科学院大学(中国科学院国家空间科学中心), 2021(01)
- [6]多元LDPC码高速编译码器研究[D]. 苏怡宁. 哈尔滨工业大学, 2020(02)
- [7]混合FSO/RF传输链路性能分析与编译码FPGA实现[D]. 刘晓楠. 西安理工大学, 2020(01)
- [8]面向星间光链路的高速LDPC码编译码器设计与FPGA实现技术[D]. 张继朋. 西安电子科技大学, 2020(05)
- [9]CDMA扩频通信系统中的编码方法研究[D]. 文红. 西南交通大学, 2004(02)
- [10]分组密码扩散层与混淆层的研究与分析[D]. 李凡. 山东师范大学, 2020(08)