一、Design and Test of Multibus Adapter System on a Chip for Fault Tolerant Computer Systems（论文文献综述）
董树林[1]（2021）在《支持虚拟化的以太网控制器研究与设计》文中研究说明
冯琛[2]（2021）在《基于SAR的高性能协议处理引擎技术研究》文中认为高性能嵌入式系统的组成单元主要包括计算、网络和存储,针对日益增长的高速实时数据在线处理需求,本文面向网络和存储领域的协议处理关键技术展开研究,基于软硬件协同处理的拆组包架构,提出了一种高性能协议处理引擎。该引擎可以满足嵌入式系统中实时存储和网络交换的传输协议处理需求,具有很好的应用价值。本文首先对光纤通道协议、用户数据报协议等相关理论进行研究,然后以协议处理关键技术为切入点,结合应用需求设计了SAR（segmentation and reassembly,拆组包）协议处理引擎方案。面向嵌入式系统中实时存储数据的快速处理需求,本文基于SAR协议处理引擎构建了万兆以太网数据通信链路,该通信链路可以响应客户端的数据读取命令,实现实时存储数据的高速分发功能;面向嵌入式系统的网络交换需求,本文基于SAR协议处理引擎构建了光纤通道和万兆以太网链路,并通过软硬件协同完成对光纤通道协议和用户数据报协议的在线快速处理,从而实现网络交换的功能。验证和测试结果表明:客户端可以有效读取实时存储数据,协议处理引擎的最大数据分发速度可以达到1015.87MB/s;网络交换的双链路收发功能完成,协议处理引擎的用户数据报发送通道带宽约为150MB/s,接收通道带宽最大为390MB/s,光纤通道发送带宽最大为509MB/s。
顾海峰[3]（2020）在《规约驱动的片上系统一致性检测研究》文中提出片上系统（System-on-Chip,SoC）通常采用自顶向下的设计流程,根据高层级的设计规约探索设计空间后,设计将以虚拟原型的方式实现,同时硬件设备从寄存器传输级RTL模型进行逐层精化并综合直至布局布线最终流片。若物理设备的具体实现与设计规约不一致,那么在虚拟原型上开发的系统软件（如设备驱动程序）将难以与物理设备协同运行,这可能会导致严重的系统故障。此外,硬件物理设备若是在流片后被发现存在与原设计规约不一致的缺陷,则将会给厂商造成巨大的损失。因此,如何检测硬件设备的实现与设计规约的一致性是构建正确片上系统的关键问题。针对上述问题,本文以检测片上系统的高层级设计规约与低层级实现之间的一致性为研究目标,设计了规约驱动的片上系统一致性检测框架。具体来说,本文的主要研究内容和贡献如下:（1）.基于SystemRDL语言,本文提出了形式化设备模型自动生成方法。本文结合硬件寄存器描述语言SystemRDL,扩展了其语法语义以支持寄存器行为逻辑描述,并提出了转换规则将扩展后SystemRDL描述的设计规约自动转换为一个可执行的形式化设备模型FDM。如此,本文即可将不可执行的高层级设计规约自动转换为一个可执行的形式化设备模型以应用于自动化一致性检测。（2）.基于符号化执行,本文提出了规约驱动的片上系统一致性检测框架。通过使用内核分析框架Kprobes,本文实现了从虚拟原型或物理设备收集驱动程序请求以及设备状态。以形式化设备模型FDM作为设计的黄金参照模型,本文使用收集到的驱动程序请求序列在FDM上进行符号化执行,并比较由相同驱动程序请求触发的设备状态和FDM状态以检测高层级的FDM与低层级实现（例如虚拟原型和物理设备）之间的一致性。（3）.基于变异测试,本文设计了测试用例生成与一致性检测充分性评价方法。为了优化和提升一致性检测的充分性和效率,本文设计了具有硬件特性的变异算子和除变异体约束（Mutant-Killing Constraint）的生成规则,使用除变异体约束对低层级设备实现的潜在缺陷建模,在FDM中自动插桩除变异体约束并引导设备请求的自动化生成。本文提出了协作式符号化执行机制,使用生成的设备请求激励设备并收集设备状态,通过符号化执行插桩后的FDM来检测FDM与低层级实现之间的一致性,同时采用测试覆盖准则评价片上系统一致性检测的充分性。本文使用两个工业级网卡的虚拟原型和物理设备作为实验对象,实验结果表明,结合自动生成的FDM模型,本文提出的规约驱动的片上系统一致性检测方法不仅能够更加有效地检测出虚拟原型和物理设备中存在的缺陷,而且能够对一致性检测的充分性做出评估。
牛云鹏[4]（2020）在《可重构多核系统软硬件协同验证技术研究》文中研究指明随着集成电路工业设计技术和半导体制造技术的进步,计算机的处理器已经由最初的单核单线程过渡到多核多线程,同时为了满足诸如机器学习训练和图像处理等特定场景需求,集成专用IP可重构多核系统开始出现。可重构多核系统是多核处理器的可配置性功能延展,其极高的硬件设计和功能复杂度加大了系统验证难度和成本投入。针对这类问题,如何取得一种高效且通用的解决方案以覆盖全系统验证需求,成为学术界的关注热点。本文基于软件控制、硬件协同加速的思想设计并实现了一套面向可重构多核系统的软硬件协同的多线程仿真加速平台,在满足验证需求前提下构建出与硬件侧配套的软件系统框架。主要工作如下:首先平台采用分层设计和任务执行驱动策略,整合了硬件目标系统的多精度模型作为控制层负责任务配置下发、源数据生成、输出校验和误差分析。下游硬件原型作为计算型仿真任务的可重构硬件加速节点,根据模拟器控制层配置规则执行子任务并发,其输出通过SCE-MI流接口回传上游模拟器,由模拟器内部的输出校验和时序探针模块对硬件原型工作状态进行实时监控和对外反馈。其次,论文结合目标硬件系统任务并发优势,软件侧适配硬件侧PCIe接口驱动,系统模拟器设计多线程编程接口以支持任务并发编程。软件模拟器在全系统仿真时承担的数据计算将被并下发至多核系统加速执行。为了简化目标系统工作线程管理,模拟器内部采用了线程池模式的任务监控策略。接下来,本文为加快任务预处理速度,在系统混合精度模拟器基础上设计编译优化层,根据系统二级编程架构的硬件指令集规范,利用编译预处理以及热点代码本地化映射,对系统任务程序进行编译和执行优化。平台组件设计根据目标系统片上网络通信细节以及运算簇架构特点,以接口封装对路由节点和运算簇通信接口重新进行归一化设计,使系统组件对外呈现统一的编程规范,提高了扩展性和移植性。最后,本文对设计平台进行软硬件联调,评估多种算法运算场景下的仿真速度和精度和系统任务并发性能。
迟金秋[5]（2020）在《异构多核处理器微内核操作系统实验平台及评价体系研究》文中指出多核嵌入式操作系统实验平台的构建,可以方便准确的考察操作系统下新算法的效率和性能,对多核操作系统的研究具有重要意义。本文针对操作系统实验平台及其性能评价方式,改进已有的支持多核的模拟平台,建立操作系统性能评价体系,利用仿真实验和评价模型相结合的方式,不断更正相关机制和算法。本文主要的工作内容如下:首先,针对异构多核处理器微内核操作系统实验平台的总体架构设计,本文以Simics为基础,将Simics平台当作数字建模平台模型,设计了一个面向异构多核处理器微内核操作系统的仿真实验平台CC-GLL。将Simics支持的处理器作为参考模型,通过把HLA适配器与Verilog PLI通过任务分类的核间通信机制连接起来,辅助HDL仿真器的调配,使得仿真平台可以模拟处理器运行的真实环境,还继承了仿真器错误检测的功能,使CC-GLL仿真实验平台变得更加可扩展和可移植;针对操作系统性能评价体系的设计,本文在现有专家评价法以及安全检查表法等评价模型的基础上构建适用于微内核嵌入式操作系统的评价模型,并设计了一套新的嵌入式操作系统性能评价体系。其次,针对异构多核处理器微内核操作系统实验平台总体架构中的核心模块设计,在仿真平台模型ICP仿真模块优化方面,为了解决粒子群算法在寻找最优结果的时候受参数设置的影响比较大的问题,本文对粒子群算法进行改进,优化后的算法提升了寻找最优结果以及调整测试性能的效率,加快了平台的仿真速率;在平台的内存机制设计方面,本文设计了一种基于mach的虚拟内存管理机制,这种内存管理机制在实现平台的内存合理高效的分配的时候是通过slab分配器来实现的,使仿真实验平台在运行过程中内存的分配和释放所消耗的时间更短;在进程间通信设计方面,本文设计了一种基于共享内存的通信策略,这种策略的基本原理是在内存的共享区域中把所有的寄存器进行表示,建立链表,能够方便的把各种数据信息读写到内存的共享区域当中,提高了通信速率;在进程/线程设计方面,本文提出一种双堆栈的设计模型,这种模型降低了地址空间在切换的过程中所产生的系统开销,加快了程序的运行效率,从而提高了CC-GLL仿真实验平台的性能。最后在相同测试环境下,将本文设计的测试效率程序置于μC/OS-II操作系统中,分别在本文搭建的CC-GLL仿真实验平台和Visual Studio 2010当中运行本文的测试程序,对平台的通信速率以及内存的分配和释放进行测试实验,最后对运行结果数据进行对比分析,证明了本文设计的CC-GLL仿真实验平台在运行过程中具有更高的效率。
夏博[6]（2020）在《工程机械自动润滑技术研究》文中指出工程机械经常处于重载、粉尘污染严重等恶劣工作环境下,容易造成关节点磨损,为了改善关节点润滑状态、提高工程机械使用寿命,需要定期进行润滑。传统的自动润滑系统结构复杂、成本高、智能化程度低,已无法满足工程机械的润滑需求。基于上述背景,本文对工程机械自动润滑技术进行研究,设计了新型工程机械自动润滑系统。提出了采用机电结合方式进行润滑脂分配的润滑系统方案。对润滑油脂、润滑泵、驱动电机以及磁传感器等进行了选型,设计了多点润滑机构取代分配器,提高润滑系统分配效率,降低了润滑系统成本。设计了润滑系统控制器的硬件电路。以STM32F103VBT6为主控芯片,利用Cadence完成润滑系统控制器电源电路、润滑泵驱动电路、电机驱动电路、CAN通信电路以及AS5048a磁传感器电路原理图设计,制作出润滑系统控制器的PCB样板。完成了润滑系统和上位机的设计与开发。润滑系统基于Keil软件编程实现了电机位置控制、故障检测与处理、CAN总线通信等功能,制定了自动润滑、手动润滑、润滑补偿三种润滑策略对工程机械各关节点进行自动润滑。上位机通过MFC平台开发实现了润滑数据的显示与保存、润滑参数发送等功能。润滑系统处于独立工作状态且上位机可对润滑系统中关键润滑参数进行设置。搭建了润滑系统实验平台,进行了润滑系统功能测试。利用MATLAB对上位机采集的润滑数据进行分析,实验结果表明润滑系统的CAN通信功能、润滑策略以及故障检测功能均达到预期设计目标。新型工程机械自动润滑系统成本低、智能化程度高,能实时、高效的对各关节点进行润滑,使工程机械各关节点长期处于良好的润滑状态,提高了工程机械的使用寿命,具有广阔的应用前景。
张迪明[7]（2019）在《基于可信域的嵌入式平台安全隔离技术研究》文中进行了进一步梳理随着嵌入式设备在移动计算、工业控制、机器人和物联网等领域的持续进化,人们与各类嵌入式设备之间的交互方式也在不断地变化。现如今,无论是移动终端、工控系统、机器人还是智能汽车等实际应用场景中都会涉及传输、计算和存储敏感数据。虽然许多基于软件的保护机制和防护手段已经得到了广泛的应用,但是这些传统的纯软件安全保护机制在当下智能化、高性能的嵌入式设备上已经不能够满足实际的安全需求。目前,无处不在的嵌入式设备对敏感数据的处理不当对个人、行业、乃至全社会将带来巨大的安全风险,因此该问题也引起了学术界与工业界高度的关注,从而一些嵌入式硬件生产厂商开始使用可信域技术应对嵌入式系统及其应用的安全问题日益突出的现状。例如,ARM公司推出的可信域（TrustZone）安全扩展技术是一个具有巨大应用前景的基于硬件的可信域安全扩展架构,开发者可利用其提供的可信域构建隔离环境从而开发出更为健壮的操作系统和更加安全的应用程序。本文针对高安全需求场景下的嵌入式平台硬件隔离安全技术展开研究,包括基于可信域的可信执行环境的研究与构建、强制访问控制服务的安全隔离、基于可信域的物联网安全网关技术,以及可信域在虚拟化环境下的复用等相关理论模型和实现技术。本文主要的研究内容和创新点如下:1.本文在深入总结现有可信执行环境方案的基础上,详细讨论了基于可信域硬件隔离的可信域开发中涉及的启动、内存管理、参数传递和程序接口等问题,并在此基础上提出了一种适合于操作系统内核模块进行隔离的可信执行环境构建方法。该可信执行环境不仅能够用于跟踪、监视应用程序,还能保护普通域内核完整性,防止恶意入侵和提权攻击等威胁。2.在完成构建可信执行环境的基础上,本文提出了一种基于可信域的强制访问控制模型,以解决传统FLASK访问控制模型架构下监视服务器和安全策略等关键组件缺少安全保护的问题。3.针对现有的物联网应用背景下智能设备安全访问控制不足和智能网关易受攻击问题,本文提出了一种基于可信域的智能网关认证授权机制。4.随着嵌入式设备计算能力大幅提升,为了充分利用设备的计算能力,虚拟化技术也被引入到嵌入式平台。本文在虚拟化技术的基础之上,提出了一种针对车联网的虚拟可信域的架构。虚拟可信域解决了在虚拟化环境下,客户机如何安全、高效的复用可信域的问题。
颛孙宗亮[8]（2019）在《高性能NoC设计：路由算法与能耗优化》文中研究指明随着信息技术进步,数以万计的处理元件集成在单个芯片上,高性能的计算机体系结构已经演变为片上多处理器平台。成千上百的内核连在一起,连接多核通信结构是提高处理器性能的关键。片上网络是通过提供高效和可扩展的芯片的通信基础技术,具有高集成度、低功耗、低成本和小体积等特点,满足了各类电子产品的需求,逐渐成为超大规模集成电路设计的主流。从高性能片上网络设计角度出发,本文针对基于死锁避免路由算法的网络平均时延的优化、基于数据重传的电压岛片分配系统能耗优化和基于编码的系统能耗优化这三个方面进行分析和研究。在网络延时优化方面,利用排队论理论,在片上网络虫洞交换条件下,建立网络总平均延迟的解析模型,并利用模拟器证明正确性。在设计路由算法死锁避免上,考虑整体网络平均延时最小的情况下,设计分支定界算法保证了路由算法死锁避免的自由度。与目前自适应无死锁算法相比,仿真结果表明,该算法具有较好的吞吐量和延迟性能。在电压岛分配能耗优化方面,针对电压岛分配算法考虑供应电压对数据传输误码率的影响下,提出一种新的能耗模型,并提出了基于电压岛划分、IP核映射和路由路径选择的设计方法。在电压岛划分问题上不仅考虑了IP核的计算能耗,还考虑IP核之间数据在重传下的通信能耗问题;IP核映射算法将电压孤岛问题考虑进去进行IP核映射;在考虑数据重传情况下进行路由算法设计。实验结果表明该设计方法能有效地降低系统能耗。在网络编码能耗优化方面,主要研究了NoC系统的编码/解码设计。在编码端,设计级联卷积码,作为NoC节点的编码方案,提出新的容错转发协议,并结合网络编码降低转发次数;在解码端,提出利用多个信号间相关性的联合解码算法。仿真结果表明,所提出的方案可以显着降低能耗,在服务质量同等要求下,编码增益达到6 dB,并在衰落信道上能够获得全分集阶数。
陈鲍孜[9]（2019）在《面向MPSoC虚拟化体系结构的操作系统关键技术》文中进行了进一步梳理集成电路制造工艺的发展与人们对计算性能的不断追求,使得MPSoC成为从移动计算到高性能计算硬件平台上的主流发展方向。随着越来越多的计算单元被集成到单一芯片上,如何更有效地使用单芯片上的资源从而获得良好的系统伸缩性成为摆在系统软件设计者前面的重要问题。在MPSoC系统上部署虚拟化技术是解决该问题的一种有效的解决方式。同时,虚拟化也带来了保障虚拟机的安全和提高虚拟机系统性能的挑战。针对面向MPSoC虚拟化体系结构的操作系统技术进行研究,可为未来基于多核处理器芯片的系统软件设计与实现提供良好的理论与技术基础,具有重要的理论意义与应用价值。本文针对面向MPSoC虚拟化体系结构的操作系统关键技术中的虚拟化系统结构、边信道安全隔离机制、网络I/O虚拟化的扩展性性能优化等方面展开了一系列的研究。文章首先对开源虚拟化平台与体系结构、虚拟机安全与I/O虚拟化技术进行了综述,然后介绍了基于飞腾硬件虚拟化技术的的操作系统设计,对虚拟化体系结构的边信道安全与高可伸缩MPSoC网络I/O的虚拟化技术进行了研究,最后实现了飞腾平台下基于硬件分区的虚拟机监控器并完成了系统性能测试。具体贡献包括:1)针对飞腾平台的体系结构特点,设计了基于飞腾硬件虚拟化技术的操作系统。文章分析了飞腾平台所提供的CPU虚拟化、内存虚拟化、中断虚拟化以及计时器虚拟化的硬件机制,讨论了飞腾平台下虚拟化系统设计中触发自陷的敏感操作、虚拟机上下文切换、两阶段地址转换机制、中断注入方式以及计时系统,完成了面向飞腾平台虚拟化系统的软件设计。此外,文章分别从CPU虚拟化支持、上下文切换方式、内存虚拟化机制、计时器虚拟化机制、中断以及中断注入分析对比了飞腾平台硬件虚拟化机制与Intel x86平台的异同。2)针对虚拟化体系结构下的边信道安全,提出了一种针对熔断漏洞主动切断隐蔽信道的防护方法。该方法在检测到异常时将噪声注入边信道或对微体系结构状态进行复位,实现了针对熔断漏洞的按需隔离。相比现有的KAISER,该方法还可以用于防御针对系统寄存器的信息泄露（熔断漏洞变种II）。由于噪声注入或状态复位的操作仅出现在异常处理路径上,因此大部分普通应用程序的性能几乎不受到影响。根据测试,该方法引入的系统性能折损率不超过1%。此外,本文针对幽灵漏洞的Retpoline防护方案进行了性能分析,提出了利用用户态网络的性能优化方案,使其网络I/O性能折损率从6.67%降低至1.27%。3)针对多核虚拟机的可扩展性问题,设计实现了基于飞腾体系结构的多队列虚拟网络I/O机制。根据实验观测,当网络I/O并发度逐步提高时,飞腾平台下虚拟机系统性能出现了明显的性能回退,增加虚拟CPU数量反而会降低系统性能。基于飞腾硬件中断虚拟化技术,本文使用虚拟MSI实现了多队列虚拟网络I/O。该机制提高了飞腾平台下虚拟机的中断处理性能,增强了虚拟机网络报文处理在多核系统上的可扩展性。实验表明,当虚拟机的CPU核心数设置为12时,相对优化前设计,虚拟网络I/O的并发请求处理吞吐率在Linux网桥、Macvlan以及Open vSwitch三种配置下分别提高了53.03%、59.78%与71.26%。4)实现了基于飞腾平台的硬件分区虚拟机监控器,解决了由飞腾平台缓存特性引入的模拟设备实现问题。相比x86架构,飞腾平台将页面高速缓存的一部分管理工作暴露给软件系统。对于飞腾平台下模拟I/O设备的实现,系统软件需要显式地介入高速缓存系统,以保证系统正常运行所需的缓存一致性。本文对飞腾平台高速缓存一致性特点进行深入分析后,改进了虚拟化平台下客户操作系统内核的加载流程,解决了飞腾平台下模拟设备的缓存不一致问题。
赵浩炎[10]（2019）在《面向功耗和延时优化的片上网络映射的研究》文中指出随着半导体工艺的快速发展以及技术水平的不断提高,单个芯片上可以集成越来越多的IP核,片上系统（System on Chip,SoC）处理器结构逐渐朝着多核化和异构化的方向发展,基于总线结构的片上系统产生的问题越来越明显。为了更好地满足应用需求、提升系统性能,片上网络（Network on Chip,NoC）应运而生。片上网络是一种新型的片上系统通信架构,借鉴了计算机网络的思想,主要采用了数据路由、分组交换等技术,从体系结构上解决了片上总线系统由于地址空间有限导致的可扩展性差,分时通讯引起的通讯效率低下,以及全局时钟同步引起的功耗和面积增加等问题。虽然片上网络解决了总线结构的一系列问题,但随着核数的逐渐增多,应用的愈加复杂,片上网络的功耗和延时也随之增加,这成为了一个不容忽视的问题,因为其限制了系统性能的进一步提升,同时也降低了芯片的使用期限,影响芯片运行的稳定性。片上网络的功耗和延时受到多种因素的影响,其中拓扑结构的设计、路由算法和映射算法的选择是设计低功耗、低延时片上网络需要重点考虑的几个方面。由于节点间的通信距离在很大程度上影响着片上网络的功耗和延时,因此除了采用高效的拓扑结构和路由算法之外,更需要设计有效的片上网络映射算法,以减少通信量大的节点间的平均通信距离,从而降低系统的功耗和延时。针对片上网络映射优化问题以及传统映射算法的不足,本文主要做了以下几个方面的研究:第一,将片上网络映射分为两个阶段。第一阶段中,将任务节点分配到合适的IP核上;第二阶段中,将已经同任务绑定的IP核映射到片上网络平台上,确定其在片上网络中的具体位置。然后,针对两阶段映射的不同特点进行分析,分别采用不同的方案进行映射优化。第二,将功耗和延时作为优化目标,建立了片上网络功耗模型、延时模型以及多目标优化模型,来分析和评判片上网络映射方案的优劣。第三,提出了一种基于KLSA（Kernighan-Lin with Simulated-Annealing）算法的映射方案。该方案结合了KL（Kernighan Lin）算法高效划分以及模拟退火（Simulated Annealing,SA）算法搜索全局最优解的优势,可以有效地降低通信量大的节点间的通信距离,快速地得到最接近最优解的解决方案,从而降低系统的功耗和延时。并且该映射方案增加了记忆功能,可以将当前最好的状态记忆下来,避免在跳出局部最优解的过程中遗失当前最优解,从而求出全局近似最优解,进一步优化映射结果。最后,为了准确地验证该方案的有效性,本文采用BookSim模拟器对三个应用实例进行仿真实验。实验结果显示,在单目标优化条件下,与模拟退火算法和遗传算法相比,功耗平均降低了15.0%和14.1%,延时平均降低了11.5%和13.4%;在多目标优化条件下,虽然单个目标的优化程度略有下降,但是在功耗和延时的整体优化上有了更好的效果,并且通过设定不同的权值比例,可以调整功耗和延时的优化效果,来更好地满足不同应用的需求。所以本文提出的映射方案对片上网络具有很好的优化效果。
二、Design and Test of Multibus Adapter System on a Chip for Fault Tolerant Computer Systems（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Design and Test of Multibus Adapter System on a Chip for Fault Tolerant Computer Systems（论文提纲范文）
（2）基于SAR的高性能协议处理引擎技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 研究思路和研究目标 |
| 1.4 论文结构安排 |
| 2 系统总体方案 |
| 2.1 软硬件协同处理架构 |
| 2.1.1 FPGA+嵌入式软核 |
| 2.1.2 FPGA+CPU |
| 2.2 网络接口 |
| 2.2.1 光纤通道 |
| 2.2.2 以太网 |
| 2.3 时钟域划分和带宽计算 |
| 2.4 本章小结 |
| 3 嵌入式协议处理引擎 |
| 3.1 序列描述符 |
| 3.2 实时存储平台协议处理引擎 |
| 3.2.1 实时存储平台硬件架构 |
| 3.2.2 Micro Blaze协同处理方案 |
| 3.2.3 实时存储平台协议处理流程 |
| 3.3 网络交换平台协议处理引擎 |
| 3.3.1 网络交换平台硬件架构 |
| 3.3.2 CPU协同处理方案 |
| 3.3.3 网络交换平台协议处理流程 |
| 3.4 本章小结 |
| 4 SAR引擎逻辑模块实现 |
| 4.1 UDP-SAR引擎及相关模块 |
| 4.1.1 UDP-SAR引擎 |
| 4.1.2 序列描述符RAM模块 |
| 4.1.3 UDP-SAR与 MAC桥接模块 |
| 4.1.4 merge模块 |
| 4.2 FC&UDP-SAR引擎及相关模块 |
| 4.2.1 FC&UDP-SAR引擎 |
| 4.2.2 UDP/IP分片(Slice)模块 |
| 4.2.3 Filter模块 |
| 4.2.4 FC/UDP接收模块 |
| 4.2.5 PCIe DMA模块 |
| 4.3 本章小结 |
| 5 验证与测试 |
| 5.1 UDP-SAR引擎的验证测试 |
| 5.1.1 测试平台 |
| 5.1.2 万兆网UDP传输测试 |
| 5.2 FC&UDP-SAR引擎的验证测试 |
| 5.2.1 测试平台 |
| 5.2.2 FC自回环测试 |
| 5.2.3 UDP自回环测试 |
| 5.2.4 UDP万兆网收发性能测试 |
| 5.2.5 FC链路性能测试 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 本文总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 作者简历 |
（3）规约驱动的片上系统一致性检测研究（论文提纲范文）
| 摘要 |
| Abstract |
| 主要符号 (/命名) 中英对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 片上系统形式化建模 |
| 1.2.2 片上系统的缺陷检测与验证 |
| 1.2.3 硬件设计中的测试 |
| 1.3 面临的挑战 |
| 1.4 整体研究内容和研究思路 |
| 1.5 本文的主要工作与贡献 |
| 1.6 本文组织结构 |
| 第二章 基本概念和预备知识 |
| 2.1 符号化执行 |
| 2.2 虚拟原型 |
| 2.3 变异测试 |
| 2.4 本章小结 |
| 第三章 形式化设备模型(FDM)的自动化生成方法 |
| 3.1 问题与概述 |
| 3.2 相关工作 |
| 3.3 SystemRDL的语法扩展与FDM的自动化生成 |
| 3.3.1 语法扩展 |
| 3.3.2 设计规约的自动转换规则 |
| 3.4 SystemRDL转换结果 |
| 3.5 本章小结 |
| 第四章 规约驱动的片上系统一致性检测框架 |
| 4.1 问题与概述 |
| 4.2 相关工作 |
| 4.3 FDM与片上系统设备之间的一致性检测 |
| 4.3.1 设备轨迹的收集 |
| 4.3.2 基于符号化执行的一致性检测 |
| 4.4 实验结果与分析 |
| 4.4.1 虚拟原型和物理设备缺陷的检测与分析 |
| 4.4.2 一致性检测的性能评估与分析 |
| 4.5 本章小结 |
| 第五章 基于变异的测试用例生成与一致性检测充分性评价 |
| 5.1 问题与概述 |
| 5.2 相关工作 |
| 5.3 基于变异的测试用例生成与一致性检测的结合 |
| 5.3.1 变异算子的选择与除变异体约束的生成 |
| 5.3.2 基于变异的测试用例生成 |
| 5.3.3 基于变异的一致性检测 |
| 5.4 实验结果与分析 |
| 5.4.1 测试用例生成与一致性检测的充分性分析 |
| 5.4.2 一致性检测的性能分析 |
| 5.4.3 虚拟原型和物理设备缺陷的检测结果分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 简历 |
| 攻读博士学位期间发表的论文和科研情况 |
（4）可重构多核系统软硬件协同验证技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.1.1 片上多核与多线程技术 |
| 1.1.2 片上网络 |
| 1.1.3 可重构多核系统 |
| 1.2 多核SoC验证技术的发展 |
| 1.2.1 SoC验证面临的挑战 |
| 1.2.2 UVM验证技术 |
| 1.2.3 软硬件协同验证技术 |
| 1.3 国内外相关研究 |
| 1.4 课题来源 |
| 1.5 论文组织结构 |
| 第二章 SoC自动化验证概述 |
| 2.1 系统级验证 |
| 2.2 传统RMCS验证技术 |
| 2.2.1 软件模拟器理论 |
| 2.2.2 形式化验证 |
| 2.2.3 硬件仿真器 |
| 2.3 软硬件协同仿真加速 |
| 2.3.1 平台编程架构 |
| 2.3.2 多精度系统组件建模 |
| 2.3.3 平台通信机制 |
| 2.4 本章小结 |
| 第三章 可重构多核系统验证平台设计 |
| 3.1 目标系统RMCS |
| 3.2 系统建模关键技术实现 |
| 3.2.1 整体架构 |
| 3.2.2 数据网络组件建模 |
| 3.2.3 状态及配置网组件建模 |
| 3.2.4 指令模拟器建模 |
| 3.3 指令执行优化 |
| 3.3.1 前置编译优化 |
| 3.3.2 执行期优化 |
| 3.4 资源管理与输出校验层 |
| 3.4.1 资源请求异步响应设计 |
| 3.4.2 时钟探针设计 |
| 3.4.3 通信管道接口设计 |
| 3.4.4 基于SCE-MI通信协议的逻辑通道 |
| 3.5 本章小结 |
| 第四章 仿真平台性能测试和误差统计 |
| 4.1 实验目标与测试环境 |
| 4.2 平台仿真性能测试与分析 |
| 4.2.1 模式切换测试 |
| 4.2.2 指令精确仿真 |
| 4.2.3 时钟探针测试 |
| 4.3 矩阵运算仿真并行度测试 |
| 4.4 大点FFT任务加载测试 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（5）异构多核处理器微内核操作系统实验平台及评价体系研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景和意义 |
| 1.1.1 课题研究背景 |
| 1.1.2 课题研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要工作 |
| 1.4 论文的组织结构 |
| 第2章 异构多核处理器微内核操作系统和Simics的相关概述 |
| 2.1 异构多核处理器和微内核操作系统的概念 |
| 2.1.1 多核处理器的概述 |
| 2.1.2 异构多核处理器的概念 |
| 2.1.3 微内核操作系统的概念 |
| 2.2 关于Simics全系统仿真实验平台的关键技术 |
| 2.2.1 Simics的体系结构 |
| 2.2.2 Simics全系统仿真环境架构 |
| 2.2.3 Simics的 ICP系统模块仿真技术 |
| 2.3 关于μC/OS-II操作系统的介绍 |
| 2.3.1 μC/OS-II操作系统的特点和应用 |
| 2.3.2 μC/OS-II操作系统的基本结构 |
| 2.3.3 μC/OS-II操作系统的内核运行机制 |
| 2.4 本章小结 |
| 第3章 异构多核微内核操作系统实验平台及其性能评价体系研究 |
| 3.1 操作系统性能评价体系的建立 |
| 3.1.1 评价指标体系 |
| 3.1.2 功能实现的完整性度量项 |
| 3.1.3 效率评价主要度量项 |
| 3.1.4 可靠性评价主要度量项 |
| 3.2 异构多核处理器微内核操作系统实验平台构建分析 |
| 3.2.1 数字模型建模平台的可行性分析 |
| 3.2.2 异构多核处理器微内核操作系统实验平台设计目标 |
| 3.2.3 影响异构多核微处理器微内核操作系统性能的因素 |
| 3.2.4 异构多核处理器微内核操作系统实验平台设计要点 |
| 3.3 本章小结 |
| 第4章 CC-GLL仿真实验平台的搭建 |
| 4.1 CC-GLL仿真实验平台的总体架构模型设计 |
| 4.1.1 建模仿真平台总体设计 |
| 4.1.2 仿真实验平台的具体建模流程 |
| 4.2 CC-GLL实验平台仿真模块的设计 |
| 4.2.1 ICP仿真模块优化算法的选择 |
| 4.2.2 优化算法的改进 |
| 4.2.3 改进后优化算法的实现 |
| 4.2.4 优化算法验证分析 |
| 4.3 CC-GLL实验平台验证模块的设计 |
| 4.3.1 虚拟设备Probe的设计 |
| 4.3.2 Comm Protocol的设计 |
| 4.3.3 仿真平台一致性检测设计 |
| 4.3.4 仿真平台同步机制的设计 |
| 4.3.5 验证调试方法的设计 |
| 4.4 CC-GLL实验平台运行与控制方式的设计 |
| 4.4.1 进程/线程模型的设计 |
| 4.4.2 进程间通信方式的设计 |
| 4.4.3 内存管理机制的设计 |
| 4.4.4 测试激励的设计 |
| 4.5 本章小结 |
| 第5章 CC-GLL仿真实验平台实验测试与结果对比分析 |
| 5.1 μC/OS-II操作系统的移植 |
| 5.1.1 μC/OS-II可移植的条件 |
| 5.1.2 μC/OS-II移植的步骤 |
| 5.1.3 μC/OS-II的移植测试 |
| 5.2 CC-GLL仿真实验平台核心模块的实现与结果 |
| 5.2.1 进程与线程的实现 |
| 5.2.2 虚拟内存管理机制的实现 |
| 5.2.3 进程间通信(IPC)的实现 |
| 5.3 CC-GLL仿真实验平台性能实验测试及结果分析 |
| 5.3.1 性能测试程序设计 |
| 5.3.2 实验结果分析 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 研究展望 |
| 参考文献 |
| 申请学位期间的研究成果及发表的学术论文 |
| 致谢 |
（6）工程机械自动润滑技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 自动集中润滑系统简介 |
| 1.2.2 自动集中润滑系统研究现状 |
| 1.3 课题主要研究内容 |
| 1.4 论文组织结构安排 |
| 第2章 润滑系统总体设计 |
| 2.1 润滑系统功能需求 |
| 2.2 润滑系统方案设计 |
| 2.2.1 润滑点选择 |
| 2.2.2 润滑脂选用 |
| 2.2.3 润滑泵选用 |
| 2.3 多点润滑机构设计 |
| 2.3.1 多点润滑机构工作原理 |
| 2.3.2 多点润滑机构主体结构设计 |
| 2.4 电机位置控制方案 |
| 2.4.1 电机选型 |
| 2.4.2 编码器选型 |
| 2.4.3 直流电机控制模型 |
| 2.5 本章小结 |
| 第3章 润滑系统控制器硬件电路设计 |
| 3.1 控制器硬件总方案设计 |
| 3.2 控制器基本电路 |
| 3.2.1 主控芯片及外围电路 |
| 3.2.2 电源电路 |
| 3.3 控制器功能电路 |
| 3.3.1 润滑泵驱动电路 |
| 3.3.2 模拟量采集电路 |
| 3.3.3 CAN通信电路 |
| 3.3.4 磁传感器外围电路 |
| 3.3.5 直流电机驱动电路 |
| 3.4 PCB设计制作 |
| 3.5 本章小结 |
| 第4章 润滑系统软件设计 |
| 4.1 润滑系统软件框架设计 |
| 4.2 润滑系统主程序 |
| 4.3 直流电机驱动设计 |
| 4.3.1 磁传感器驱动程序 |
| 4.3.2 电机角位置控制程序 |
| 4.3.3 电机零位置校准 |
| 4.4 润滑策略 |
| 4.4.1 自动润滑策略 |
| 4.4.2 手动润滑策略 |
| 4.4.3 润滑补偿策略 |
| 4.5 故障检测与处理 |
| 4.5.1 润滑通道堵塞 |
| 4.5.2 润滑泵异常 |
| 4.5.3 磁钢位置异常 |
| 4.6 CAN通信驱动程序设计 |
| 4.7 本章小结 |
| 第5章 上位机开发与系统验证 |
| 5.1 上位机软件设计 |
| 5.1.1 设备的打开与关闭 |
| 5.1.2 数据的读取与解析 |
| 5.1.3 数据的显示与保存 |
| 5.1.4 数据的发送 |
| 5.2 润滑数据分析处理 |
| 5.2.1 传感器原始数据滤波处理 |
| 5.2.2 数字PID控制算法仿真分析 |
| 5.3 润滑系统功能验证 |
| 5.3.1 CAN通信功能验证 |
| 5.3.2 润滑策略验证 |
| 5.3.3 故障检测功能测试 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 创新点归纳 |
| 6.3 研究展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间发表的学术论文与研究成果 |
（7）基于可信域的嵌入式平台安全隔离技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 可信执行环境框架 |
| 1.2.2 可信执行环境与应用 |
| 1.2.3 可信执行环境与虚拟化 |
| 1.3 现有问题与不足 |
| 1.4 研究内容 |
| 1.5 论文结构 |
| 第二章 背景知识 |
| 2.1 基于软件的隔离技术 |
| 2.1.1 基于虚拟化的隔离技术 |
| 2.1.2 基于沙箱的隔离技术 |
| 2.2 基于硬件的隔离技术 |
| 2.2.1 基于安全协处理器的隔离技术 |
| 2.2.2 基于处理器安全扩展的隔离技术 |
| 2.3 可信域(TrustZone)技术 |
| 2.3.1 硬件架构 |
| 2.3.2 软件架构 |
| 第三章 可信执行环境系统的构建、威胁模型与性能分析 |
| 3.1 研究动机与目标 |
| 3.2 安全世界的系统构建 |
| 3.2.1 安全世界的切换机制 |
| 3.2.2 内存管理 |
| 3.2.3 交互接口 |
| 3.2.4 驱动程序 |
| 3.2.5 安全启动 |
| 3.3 威胁模型与安全性分析 |
| 3.4 性能分析 |
| 3.4.1 测试框架 |
| 3.4.2 测试方法 |
| 3.4.3 结果分析 |
| 3.5 本章小结 |
| 第四章 基于可信域的操作系统安全模块隔离技术 |
| 4.1 研究动机与目标 |
| 4.2 T-MAC设计 |
| 4.2.1 T-MAC架构 |
| 4.2.2 强制访问控制可信服务器设计 |
| 4.2.3 Linux前端驱动设计 |
| 4.2.4 接口设计 |
| 4.3 T-MAC实现 |
| 4.3.1 驱动实现 |
| 4.3.2 接口实现 |
| 4.3.3 SELinux重构 |
| 4.3.4 安全启动 |
| 4.4 性能测试与安全分析 |
| 4.4.1 测试方法 |
| 4.4.2 组件功能测试 |
| 4.4.3 整体性能测试 |
| 4.4.4 安全性分析 |
| 4.5 本章小结 |
| 第五章 基于可信域的边缘设备安全保护技术 |
| 5.1 研究动机与目标 |
| 5.2 TEG设计 |
| 5.2.1 TEG需求分析 |
| 5.2.2 Trustfilter |
| 5.2.3 网络数据包的交换处理过程 |
| 5.2.4 可信认证 |
| 5.3 TEG实现 |
| 5.3.1 Trustfilter实现 |
| 5.3.2 驱动与接口实现 |
| 5.4 性能测试与安全分析 |
| 5.4.1 测试方法 |
| 5.4.2 吞吐量和延迟测试 |
| 5.4.3 身份认证和控制测试 |
| 5.4.4 安全性分析 |
| 5.5 本章小结 |
| 第六章 可信域在虚拟化场景下的复用技术 |
| 6.1 研究动机与目标 |
| 6.2 Virt-TEEs设计 |
| 6.2.1 数据通道 |
| 6.2.2 事件通道 |
| 6.3 Virt-TEEs实现 |
| 6.3.1 安全世界组件实现 |
| 6.3.2 普通世界驱动实现 |
| 6.4 性能测试与瓶颈分析 |
| 6.4.1 测试方法 |
| 6.4.2 吞吐量和延迟测试 |
| 6.4.3 并发性测试 |
| 6.4.4 瓶颈分析 |
| 6.5 安全性分析 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文工作总结 |
| 7.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 简历与科研成果 |
（8）高性能NoC设计：路由算法与能耗优化（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景 |
| 1.1.1 片上网络技术出现的背景 |
| 1.1.2 片上网络设计关键技术 |
| 1.2 国内外研究现状 |
| 1.3 片上网络设计存在的研究问题 |
| 1.3.1 片上网络的路由算法问题 |
| 1.3.2 片上网络的电压岛分配问题 |
| 1.3.3 片上网络的无线结构编码问题 |
| 1.4 研究内容 |
| 2 片上网络特殊应用的多路径路由算法 |
| 2.1 引言 |
| 2.2 现有方案分析及所存在的问题 |
| 2.3 问题的描述 |
| 2.3.1 提出方法概述 |
| 2.3.2 基本假设定义和假设 |
| 2.4 网络平均延时的分析模型 |
| 2.4.1 分流模型的描述 |
| 2.4.2 平均网络时延的计算 |
| 2.4.3 实验的模拟和结果的分析 |
| 2.5 最小网络平均时延 |
| 2.6 路由死锁避免方法 |
| 2.7 实验结果和分析 |
| 2.7.1 实验环境 |
| 2.7.2 评估的指标 |
| 2.7.3 实验结果 |
| 2.8 本章小结 |
| 3 基于数据重传的电压岛片上网络能量优化 |
| 3.1 引言 |
| 3.2 现有方案分析及所存在的问题 |
| 3.3 系统模型 |
| 3.3.1 模型定义 |
| 3.3.2 能耗模型 |
| 3.3.3 数据传输误码的模型 |
| 3.3.4 重新定义系统通信能耗模型 |
| 3.3.5 问题定义 |
| 3.4 设计方法 |
| 3.4.1 电压岛划分设计方案 |
| 3.4.2 IP核映射设计方案 |
| 3.4.3 路由设计方案 |
| 3.5 性能评价 |
| 3.6 本章小结 |
| 4 基于编码的NoC功耗优化 |
| 4.1 引言 |
| 4.2 现有方案分析及所存在的问题 |
| 4.3 原理和定义 |
| 4.4 协作通信与中继协议 |
| 4.5 容错转发协议 |
| 4.5.1 容错转发协议实验 |
| 4.5.2 性能对比分析 |
| 4.5.3 性能对比结果 |
| 4.6 系统模型 |
| 4.6.1 编码方案 |
| 4.6.2 中继信息转发 |
| 4.6.3 解码方案 |
| 4.7 性能评价 |
| 4.7.1 瑞利衰落信道 |
| 4.7.2 网络编码的影响 |
| 4.8 本章小结 |
| 5 总结与展望 |
| 5.1 论文总结 |
| 5.2 创新点总结 |
| 5.3 工作展望 |
| 参考文献 |
| 攻读博士学位期间发表学术论文情况 |
| 致谢 |
| 作者简介 |
（9）面向MPSoC虚拟化体系结构的操作系统关键技术（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 相关技术与研究成果 |
| 1.2.1 开源虚拟化平台与体系结构 |
| 1.2.2 虚拟机安全 |
| 1.2.3 I/O虚拟化 |
| 1.3 研究内容与贡献 |
| 1.4 论文结构 |
| 第二章 面向飞腾平台的虚拟化操作系统设计 |
| 2.1 CPU虚拟化 |
| 2.1.1 硬件机制 |
| 2.1.2 软件设计 |
| 2.2 内存虚拟化 |
| 2.2.1 硬件机制 |
| 2.2.2 软件设计 |
| 2.3 中断虚拟化 |
| 2.3.1 硬件机制 |
| 2.3.2 软件设计 |
| 2.4 计时器虚拟化 |
| 2.4.1 硬件机制 |
| 2.4.2 软件设计 |
| 2.5 与Intel平台虚拟化技术的比较 |
| 第三章 虚拟化体系结构的边信道安全 |
| 3.1 现代超标量处理器上的边信道 |
| 3.1.1 硬件基础 |
| 3.1.2 边信道攻击策略 |
| 3.2 基于流水线动态执行的边信道攻击 |
| 3.2.1 幽灵漏洞攻击 |
| 3.2.2 熔断漏洞攻击 |
| 3.3 针对幽灵与熔断攻击的现有防护方法 |
| 3.3.1 针对幽灵漏洞攻击的防护 |
| 3.3.2 针对熔断漏洞攻击的防护 |
| 3.4 Retpoline防护方案下的系统性能优化 |
| 3.4.1 Retpoline防护方案对系统性能的影响 |
| 3.4.2 用户态网络I/O |
| 3.5 针对熔断漏洞的按需隔离机制 |
| 3.5.1 方案设计 |
| 3.5.2 实验与性能评估 |
| 3.5.3 讨论 |
| 3.6 本章小结 |
| 第四章 高可伸缩MPSoC网络I/O虚拟化技术 |
| 4.1 飞腾平台虚拟并发网络I/O性能折损的现象 |
| 4.2 多队列虚拟网卡设备的设计与实现 |
| 4.2.1 多队列半虚拟化网络I/O |
| 4.2.2 飞腾平台下虚拟多队列网络I/O中断的实现 |
| 4.3 性能评估方法 |
| 4.4 实验结果 |
| 4.4.1 总吞吐率 |
| 4.4.2 事务处理总时间 |
| 4.4.3 连接与等待时间 |
| 4.5 本章小结 |
| 第五章 飞腾平台虚拟化操作系统的实现与系统性能测试 |
| 5.1 基于硬件分区的虚拟机监控器实现 |
| 5.1.1 系统初始化 |
| 5.1.2 内存管理 |
| 5.1.3 域间通信 |
| 5.1.4 分区的创建 |
| 5.2 飞腾虚拟化平台下的高速缓存一致性 |
| 5.2.1 客户操作系统内核加载时的缓存一致性 |
| 5.2.2 模拟设备的缓存一致性 |
| 5.3 性能评测 |
| 5.3.1 系统级测试与评估 |
| 5.3.2 面向深度学习的测试与评估 |
| 5.3.3 面向高性能计算应用的测试与评估 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 研究展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（10）面向功耗和延时优化的片上网络映射的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景和研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 启发式算法对片上网络映射的优化 |
| 1.2.2 分支定界算法对片上网络映射的优化 |
| 1.3 研究内容 |
| 1.4 论文的结构安排 |
| 第2章 片上网络与映射算法 |
| 2.1 引言 |
| 2.2 片上网络 |
| 2.2.1 片上网络基本概念 |
| 2.2.2 片上网络层次结构 |
| 2.2.3 片上网络拓扑结构 |
| 2.2.4 片上网络交换技术 |
| 2.2.5 片上网络路由策略 |
| 2.2.6 片上网络性能评价指标 |
| 2.2.7 片上网络技术优势 |
| 2.3 片上网络映射算法 |
| 2.4 本章小结 |
| 第3章 片上网络映射问题分析及映射优化模型 |
| 3.1 引言 |
| 3.2 片上网络映射问题分析 |
| 3.2.1 两阶段映射描述 |
| 3.2.2 两阶段映射分析 |
| 3.2.3 映射问题的数学描述 |
| 3.3 片上网络映射优化模型 |
| 3.3.1 功耗模型 |
| 3.3.2 延时模型 |
| 3.3.3 多目标优化模型 |
| 3.4 本章小结 |
| 第4章 面向功耗和延时优化的片上网络映射方案 |
| 4.1 引言 |
| 4.2 基于KL_SA算法的映射描述 |
| 4.3 面向功耗和延时优化的两阶段映射方案 |
| 4.3.1 任务到IP核的选择阶段 |
| 4.3.2 IP核到片上网络的映射阶段 |
| 4.4 本章小结 |
| 第5章 实验及结果分析 |
| 5.1 引言 |
| 5.2 实验配置 |
| 5.2.1 多媒体应用描述 |
| 5.2.2 实验环境及算法参数 |
| 5.3 实验结果与性能分析 |
| 5.3.1 以功耗优化为单一目标 |
| 5.3.2 以延时优化为单一目标 |
| 5.3.3 面向功耗和延时的多目标优化 |
| 5.3.4 性能分析 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间所发表的学术成果 |
| 致谢 |
四、Design and Test of Multibus Adapter System on a Chip for Fault Tolerant Computer Systems（论文参考文献）
- [1]支持虚拟化的以太网控制器研究与设计[D]. 董树林. 中国电子科技集团公司电子科学研究院, 2021
- [2]基于SAR的高性能协议处理引擎技术研究[D]. 冯琛. 浙江大学, 2021(01)
- [3]规约驱动的片上系统一致性检测研究[D]. 顾海峰. 华东师范大学, 2020(02)
- [4]可重构多核系统软硬件协同验证技术研究[D]. 牛云鹏. 合肥工业大学, 2020
- [5]异构多核处理器微内核操作系统实验平台及评价体系研究[D]. 迟金秋. 桂林理工大学, 2020(01)
- [6]工程机械自动润滑技术研究[D]. 夏博. 华侨大学, 2020(01)
- [7]基于可信域的嵌入式平台安全隔离技术研究[D]. 张迪明. 南京大学, 2019(06)
- [8]高性能NoC设计：路由算法与能耗优化[D]. 颛孙宗亮. 大连理工大学, 2019(01)
- [9]面向MPSoC虚拟化体系结构的操作系统关键技术[D]. 陈鲍孜. 国防科技大学, 2019(01)
- [10]面向功耗和延时优化的片上网络映射的研究[D]. 赵浩炎. 北京工业大学, 2019(03)