一、椭圆柱面结耗尽层分析（论文文献综述）
叶禹康[1]（1983）在《椭圆柱面结耗尽层分析》文中指出本文证明了椭圆柱面Schottky结的耗尽层边缘也是一个与结共焦的椭圆柱面.给出了耗尽层宽度与偏压之间的关系.
叶禹康[2]（1984）在《平面栅条状Schottky结容压特性》文中研究表明 人们在研究微波单片集成电路时,提出了平面栅条状Schottky结变容管。本文根据“椭圆柱面结耗尽层分析”结果,分析了平面栅条状Schottky结电容与偏压的关系。 平面栅条状Schottky结变容管示意于图1,图中电极A（长为la,宽为W）是Schottky势垒金属,电极B（长为lb）与n-GaAs间呈欧姆接触,电极A、B间距为lab。显然,这种“栅状”变容管的制作与GaAs MESFET器件工艺类似。 如图1（b）所示,在电极A上外加一偏压VA（负值）后,电极A下n-GaAs中即出现相应的耗尽层,假设完全耗尽,在椭圆坐标中（图2）,外加偏压与耗尽层的关系可表示为
赵伟立[3]（2013）在《100A/1200V Si JBS的设计与参数优化》文中指出作为一种新型的复合型二极管，结型势垒肖特基二极管（Junction Barrier ControlledSchottky Rectifier，缩写JBS）具有大电流、高耐压、高开关速度、高浪涌电流抗性的优点。本论文的主要工作为设计一种正向电流为100A、耐压为1200V的可适应于国内晶闸管制造工艺的硅基JBS器件。本次设计首先通过对JBS的工作原理进行分析，并结合国内晶闸管制造工艺，初步确定了硅JBS器件的基本材料参数和元胞的结构参数。之后为了获取较高的耐压，采用场限环结构，通过对柱坐标系泊松方程的求解，确定了场限环的数目和场限环间距等基本结构参数。利用SILVACO TCAD器件仿真工具Atlas对所得的硅JBS器件初步结构进行了电学特性仿真，结果发现初步结构的击穿电压未达到设计要求。为了提高击穿电压，减少突变结近似引入的误差，将双质扩散结近似为两个单边线性结的线性叠加，并对其电学特性进行了研究。根据研究所得结果对场限环进行了优化设计，调整了场限环间距和场限环宽度，进而利用SILVACO TCAD Atlas对优化后的硅JBS器件结构进行了击穿特性仿真，结果发现其击穿电压仍不能满足设计要求。为了进一步优化结构，提升击穿电压，提出了三种改良方案：降低漂移区浓度、增加结深、增加场限环数目或N+场终止环。在分别采用了其中的后两种方案后分别获得了击穿电压在1400V以上、结深分别为50μm和30μm、场限环数目分别为2个和3个的总共7种不同场限环宽度和间距的硅JBS器件结构。在器件的击穿电压达到设计指标后，于满足耐压指标的两种结深的总共7套硅JBS器件结构中分别选出一种结构，对其正向特性和瞬态特性仿真结果进行了分析对比，并选取这两种硅JBS器件结构用于虚拟样品的制造和测试。由于本次设计采用了场限环结构，要求场限环间距处处相同，因此提出了圆形和正六边形两种版图方案。综合考虑后，采用正六边形版图结构并计算了对应于所选的两种硅JBS器件结构的版图参数。之后利用SILVACO TCAD工艺仿真工具Athena对所得的器件结构进行了虚拟制造。并利用SILVACO TCADAtlas对虚拟样品进行了电学特性方面的仿真测试和验证。测试发现两种硅JBS器件的虚拟样品的击穿电压、正向电流密度和关断时间等均有一定程度的削弱，但仍符合设计指标要求。通过对器件结构的优化及对虚拟样品的制造与测试，最终获得了结深分别为50μm和30μm、击穿电压分别为1440V和1470V、关断时间分别为12.5ns和5ns的可适用于晶闸管制造工艺的正向电流为100A的硅JBS器件结构和相应的版图及参数。
汪司马[4]（2020）在《抗辐照高压VDMOS的设计与仿真》文中指出功率半导体是是电子电力领域的重要元器件,在全场景的控制系统中都扮演者重要角色。技术推进到现在,VDMOS凭借其输出功率大、开关速度快、工艺成熟度高得优点占据着主流的位置,并且还具备不俗的上升空间。我国经过多年艰苦攻关追赶,取得了一些成果,但同国外尖端技术差距依然不小。当应用于涉及国家安全的军事航天领域,VDMOS应当保证在强辐射环境中不失效,不影响航天器正常的工作,需要具备相应的抗辐照能力。在此领域我国面临严重的产品和技术封锁,与国外有近二十年的差距。自主设计基于国内工艺线的抗辐照高压VDMOS器件,填补市场空白提升国产化率具有重大意义。文章介绍了抗辐照VDMOS在国内外的发展现状,指出我国现在面临的艰难局面。通过详细阐述VDMOS的基本结构和工作原理,剖析主要的性能参数,为高压抗辐照N沟道耗尽型VDMOS设计研发打下理论基础。课题的研发工作同工艺线合作,提出一套基于普通商用工艺线水准的抗辐照耗尽型VDMOS的工艺流程。这是一套基于非自对准工艺调整而来的后栅工艺流程,核心是体硅工艺结束后,去除表面氧化层重新淀积场氧,刻蚀出有源区后在1000℃重新生长高质量氧化层作栅氧,之后不再有高温工艺。对淀积多晶硅、ILD隔离层、钝化层等对总剂量效应影响较大的工艺模块,结合工艺线的实际情况优化可动离子的消除和监控,完成了抗辐照加固。仿真验证表明此套工艺生产的器件具备100Krad（Si）的抗辐照能力,阈值电压能够保持在指标要求之内。接着运用仿真完成了器件设计。为此,文中详尽的介绍了仿真的思想方法,说明了网格的设置,物理模型的选择,和不同性能参数的仿真方法。依照提出的工艺流程,用Sentausus拉偏调整外延层厚度和掺杂浓度,多晶硅栅宽,反型注入剂量,Pwell参数,通过综合考虑击穿电压、阈值电压、特征导通电阻的仿真结果,选择最佳数值。设计出符合指标的元胞,击穿电压为725V,阈值电压-1.4V,特征导通电阻11.9Ω·mm2。还设计了相应的三环场限环结构,击穿电压737.2V,各环承担电压近似,电场分布均匀。最终完成了版图设计。本文结合了工艺线的实际水平,提出了工艺流程,研发了一款600V抗总剂量辐射效应N沟道耗尽型VDMOS,并分享了整个设计过程的思维路径,对后续优化改进或新品研发提供了经验技术平台。仿真结果表明器件设计完全符合需求指标,对打破国际垄断,早日实现国产化自给自足具有一定的意义。
韩磊[5]（2002）在《高压功率变换用SPIC中部分单元的研究》文中认为功率变换用智能功率集成电路SPIC（Smart Power IC）是一种将功率器件与低压逻辑控制电路集成及相关的驱动保护电路集成在一块芯片上的智能化控制芯片。SPIC可广泛应用于电子镇流器、马达驱动、功率电源、汽车电子等领域。其广泛的应用前景也被有关专家称为“第二次电子革命”。因此，对于SPIC的研究也不断发展进步。 为了将SPIC应用于实际工作中。本文首先对SPIC的发展历史加以介绍。比较分析了SPIC中的关键技术为： 1 隔离技术包括：介质隔离、结隔离、自隔离。 2 横向器件的制造技术，包括各种横向器件，包括采用RESURF技术的LDMOS、LIGBT、LIBT、SINFET、LMGT、LEST。 由于采用以上技术设计制造的SPIC成本过高的问题限制了SPIC的应用和发展。而采用陈星弼所提出的优化横向变掺杂理论（OPVLD），就可以实现低成本的高效功率变换用SPIC。 随后本文介绍了基本的功率变换电路、PWM的简单原理、主要的开关功率器件和功率变换与SPIC相似的发展；之后介绍了SPIC中的横向器件及OPVLD在具体高压器件中的设计与应用。文中的独创性工作主要表现为高压功率变换的部分单元的设计： 1．针对SPIC中没有可集成的高压过压保护，提出了一种利用场限环的分压特性设计的高压电压探测器。所设计的探测器采用的是常用的结终端技术，工艺上不增加步骤，且能有效探测主结的高压。使得SPIC的保护电路更加完善。 2．对于一种实际的电子镇流器电路，设计了应用可集成的场限环高压电压探测器为主的高压过压保护电路。整个设计的电路都可集成在SPIC内部，而不用增加外接元件和工艺步骤。该方法还可用于其它类似电路之中。 3．由于不同工艺条件下，会有不同的氧化层界面电荷，而过高的界面电荷会严重影响场限环作为电压探测环的设计。针对具体工艺中的界面电荷，可以采用离子注入的方法来降低界面电荷的影响，并加上用场板、场终止环与场限环结 电子科技大学博士论文合可以明显改善场限环作为电压探测器的稳定性 4．利用钝化层SIPOS的稳定性，在加入SIPOS结构的SPIC中，利用SIPOS的分压特性，通过版图设计，选取适当的比例而设计出几乎不受界面电荷影响的高压电压探测器。该探测器同样可以集成在SPIC的内部，同样适用于可集成的高压过压保护电路。 5．由于SPIC常用于处理的交流电源时的功率因数低问题，对一种应用于电子镇流器的简易APFC电路进行优化，提出了一种既保证了较高的功率因数，又能将电路的总线电压降低200V的设计方法。该方法通过利用对原SPIC中的脉冲进行适当处理，以获得固定占空比较小的脉冲来控制APFC的开关，从而起到了有效降低总线电压，维持较高的功率因数。整个电路设计全部在SPIC内部。不用增加外接元件。最后，还将新设计的高压过压保护电路与简易的APFC电路同时设计在SPIC的内部。该综合设计使得SPIC的效率更高、性能更好、成本更低。 6．提出一种具有埋层的LDMOS，其结构为在普通的LDMOS的漏极下方引入适当剂量的埋层结构，就可以明显优化LDMOS的纵向电场分布，提高LDMOS的击穿电压。由于优化在器件的漂移区之外，所以，击穿电压的升高而比导通电阻、开关特性、正向压降等几乎没有变化。通过模拟有埋层的B－LDMOS和普通LDMOS相互比较，包括对模拟的电离率积分的提取、电场分布的分析、开关时间的比较，比导通电阻的模拟，其模拟结果证明了上述的结论。
李贺珈[6]（2021）在《集成自举二极管的600V高压栅驱动芯片关键技术研究》文中认为栅驱动电路（Gate Driver）主要用于对功率半导体器件的开关控制,目前应用的主流对象是Si材料器件,但随着GaN、SiC等第三代半导体材料在功率开关器件领域的逐步应用,对相应栅极驱动电路的需求将大大增加,因此对其关键技术的研究,在充分发挥功率半导体器件的独特优势、降低电路功耗、节约成本等方面有着重要意义。本课题的主要工作内容如下:重点研究600V半桥式高压栅驱动芯片,对其中自举以及电平位移等核心模块分别提出优化方案来提高芯片性能与集成度,在合作公司流片后进行测试验证。首先,在自举模块的研究方面,本文提出一种可集成的自举二极管复合器件发挥芯片中自举二极管的作用,该复合器件具体由一个中压二极管（MV-Diode）和一个高压结型场效应管（High-Voltage Junction Field Effect Transistor,HV-JFET）通过金属导线连接而成,所设计的HV-JFET器件在电平位移工作时主要负责承担的耐压以及通过调整HV-JFET的夹断电压来实现对MV-Diode的保护作用,而MVDiode主要用于在向自举电容充电时降低复合器件中的泄漏电流。由此既能改善传统体二极管在高耐压下产生大量泄漏电流的问题也能提高芯片的集成度,节约成本。第二,在电平位移模块的研究上,首先为保持良好的信号隔离以及高侧驱动在工作时的稳定性,本文研究的电平位移模块采取Divided RESURF结构,为了提高器件的击穿电压,本文基于原有的Divided RESURF结构LDMOS,调整VB电极处的NBL埋层与P型对通隔离的边距,辅助拓宽耗尽区宽度,进而提高器件耐压;此外,器件之间隔离结构的可靠性对于信号传输质量起着至关重要的作用,因此本文还通过调整Divided RESURF电平位移模块中LDMOS隔离两侧的N型埋层与隔离宽度,对隔离区域进行改进,使整体结构在满足基本耐压需求时能充分做好信号隔离与电位隔离。第三,设计了上述两部分在实际芯片中的版图布局,基于合作公司600V超薄外延工艺进行流片,后对其各项电学特性进行了测试,其中复合自举二极管模拟器件整体击穿电压可达到960V,内部中压二极管击穿电压约为129V,高压JFET击穿电压为853V,夹断电压13V,可以保证中压二极管不会因为JFET的过早夹断而提前承受高压导致击穿。至于Divided RESURF电平位移模块,流片测试结果显示,模块中核心器件LDMOS的击穿电压随着高压岛一侧的NBL与P型隔离距离的增加,从705V升至760V;模块中隔离结构的耐压随着隔离宽度增加而增加,从100V增加到130V,会使相邻的LDMOS器件击穿电压受到消极影响,从760V下降到610V;此外,对于隔离结构两侧添加N型埋层的LDMOS器件除了进行常规的击穿电压测试以外,还进行了HTRB老化试验,结果显示整体样品的常态测试耐压平均值约为689.3V,老化试验后平均击穿电压为616.2V,平均退化率不超过10%。
宋庆文[7]（2012）在《4H-SiC功率UMOSFETs的设计与关键技术研究》文中认为宽带隙半导体材料碳化硅（SiC）具有大的禁带宽度、高的临界击穿电场、高热导率、和高电子饱和漂移速度等优良的物理化学特性,适合制作高温、高压、大功率、抗辐照的半导体器件。SiC基功率金属-氧化物-半导体场效应晶体管（MOSFETs）具有击穿电压高、特征导通电阻低、开关速度快、耐高温抗辐照等优势,在国防和民用领域有巨大的应用前景。对SiC材料和器件的研究已成为目前半导体材料和微电子技术领域的热点和前沿。本文重点围绕4H-SiC UMOSFETs的新型结构优化设计、关键工艺以及器件制备等方面展开工作,取得的主要研究成果如下：1.建立了描述4H-SiC UMOSFETs特性和主要参数的解析表达式。在研究4H-SiC材料的基本特性的基础上,建立了能带模型、迁移率及不完全离化等材料模型。同时根据漏压在沟道区、漂移区的分布特点,利用分区求解降落在漂移区不同区域上的电势的方法,建立了4H-SiC UMOSFET电流-电压关系解析模型；计算推导了器件的关键电学参数如阈值电压、导通电阻和击穿电压的解析关系式。2.提出了一种4H-SiC UMOSFET新结构—高k栅场板结构4H-SiC UMOSFET。当器件正向导通时,深槽刻蚀技术形成的栅电极扩展区在漂移区内形成了多数载流子积累层,起到增加漂移区有效载流子浓度、降低特征导通电阻的作用；而当器件处于反向阻断状态时,高k栅场板可以起到调制漂移区内电场分布、缓解了深槽底部拐角区域的电场集中效应、显着地改善了器件的耐压特性的作用。另外,由于栅介质材料采用的是高k材料,在反向击穿状态时,4H-SiC/栅介质界面的峰值电场会大大降低,从而起到改善器件击穿电压的作用。数值分析表明,通过优化新器件结构参数,可使新结构较传统4H-SiC UMOSFETS特征导通电阻降低30%,耐压提高了1.5倍。3.4H-SiC氧化薄膜生长工艺和生长动力学研究。设计了4H-SiC氧化薄膜生长实验,测试分析了氧化温度,氧化时间,氧化剂以及掺杂浓度对氧化速率,氧化层厚度均匀性及表面形貌的影响。建立了针对4H-SiC热氧化过程的迪尔格罗夫氧化模型,首次研究了4H-SiC中原位掺杂N元素掺杂浓度对氧化速率的影响,利用修正的Deal-Grove模型对氧化时间和氧化层厚度的关系进行了拟合,求解了氧化速率线性常数B/A和抛物线常数B。给出了线性常数B/A和抛物线常数B随着外延层掺杂浓度变化关系,结果表明,随着N元素掺杂浓度的增加,氧化速率线性常数B/A和抛物线常数B线性增加。4. SiO2/4H-SiC和Al2O3/4H-SiC MIS电容的电特性研究。制备了不同氧化工艺条件下的SiO2/4H-SiC MIS电容,对其进行了高频CV,IV特性测试,提取了MIS电容氧化层固定电荷,边界陷阱密度和界面态密度等界面参数,分析了氧化工艺参数对SiO2/4H-SiC界面特性的影响。结果表明,湿氧氧化的SiO2/4H-SiC具有较小的氧化层固定电荷,边界陷阱密度和界面态密度。但必须对湿氧氧化的栅介质进行适当温度下的干氧退火,以达到改善介质层致密性,提高薄膜耐压和减小栅漏电特性。利用ALD技术制备了Al2O34H-SiC MIS电容,比较了SiO2/4H-SiC、 Al2O3/4H-SiC、Al2O3/SiO2/4H-SiC MIS电特性,结果表明,Al2O3/SiO2复合栅结构的4H-SiC MIS可以显着改善器件的界面特性、漏电特性和击穿特性。Al2O3/SiO2/4H-SiC MIS在300K-500K范围的变温测试表明,随着温度的升高,Al2O3/SiO2的漏电加剧,最大耗尽层电容COX不再饱和、势垒高度随着温度的升高逐渐减小,利用陷阱辅助的热电子发射模型对其进行了分析。结果表明,分布在Si02过渡层中的受主型陷阱导致的陷阱辅助热电子发射是Al2O3/SiO2/4H-SiC MIS栅漏电的主要来源。5.4H-SiC功率UMOSFET的实验工艺流程设计及关键工艺研究。设计了4H-SiC功率UMOSFET的版图结构和实验工艺流程,研究了ICP工艺参数对4H-SiC刻蚀后的表面粗糙度,侧壁垂直度以及刻蚀速率的影响。测试结果表明,刻蚀最大速率为450nm/min,偏压源功率100W, SF6/O2=24/6sccm,源功率分别为500W可以获得刻蚀表面均匀,侧壁垂直度较好的样品；给出了一种优化的碳膜帽层（graphite cap）制备工艺方法,分析了C膜保护样品表面的物理机理,高温激活退火后SiC表面粗糙度与未做碳膜保护的样品表面相比降低了接近一个数量级,RMS仅为1.16nm,表明C膜可显着地抑制高能离子注入和高温激活退火导致的SiC表面均匀性的退化的问题；制备了掺杂浓度分别为4.3×1018cm-3和2.2×1019cm-3,接触金属为Ti（50nm）/Al（100nm）, Ti（20nm）/Al（100nm）的P型欧姆接触样品,对比研究了退火时间,P区的掺杂浓度以及Al组分比例对比接触电阻的影响。LTLM测试得到的最优的比接触电阻率为2.1×10-4Ω·2cm2。6.4H-SiC功率UMOSFET器件制备。依照前述的理论研究成果,本论文最后对器件进行了版图设计和投片实验。生长了满足器件结构设计的外延片,后进行了器件的制造,最后对器件的电学特性进行了测试。测试结果表明,器件的阂值电压为6.1V,漏电流为7.2×10-7A·cm-2@VDS=12V, Vgs为15V时的Ron-sp为6.25Ω·cm2。
朱延超[8]（2014）在《小功率音频静电感应晶体管的特性研究》文中指出静电感应晶体管（SIT）作为唯一具有类三极管特性的半导体器件,因其开关特性好、源串联电阻小、电压放大因子高、耐压容量高等特点,在音频、高频、微波等领域得到了广泛的应用。本文设计并制作的是一款应用于音频领域的小功率静电感应晶体管。文中系统地阐述了SIT的作用理论,特别是I-V特性、沟道势垒、小电流、中大电流传输机制,并结合器件设计目标对结构参数、材料参数进行了大量的仿真模拟和详细的理论讨论。文中给出了详细的版图设计和关键工艺流程,并与之前的工艺进行了比较。详细测试了包括管芯表面特征、静态特性和动态特性在内的各项性能指标,并对测试结果进行了理论分析,相应的结果如下：1.器件的I-V和变温特性优良,栅源击穿电压高达-25V,栅漏击穿电压达-125V,栅源泄漏电流约为40nA,栅漏泄漏电流约70nA,栅源电容在-2V偏压下约140pF,栅漏电容在-25V偏压下约20pF,经计算得到电压放大因子接近70,跨导约30mS,估算器件的最高工作频率约为20MHz;2.现有工艺条件下栅源击穿的计算应采用穿通的平行平面结理论,且应该考虑栅源结深比的影响,而栅漏击穿则应该采用边缘造型为柱面的平行突变穿通PN结理论；栅漏电容主要来自栅漏PN结,并可以采用突变结近似理论进行计算,栅源电容主要包括栅源PN结以及源极金属同栅条和大面积扩散区之间的寄生电容,且两者之间是并联关系。分析结果同实验测试数据高度吻合；3.利用器件的模式转换电压,本文提出了横向扩散系数的计算方法,对设计过程中采用的经验值进行了修正,使其更加适用于现有工艺条件。文章详细讨论了优良SIT所需具备的品质,指出高击穿电压、数值较大且不随栅压变化的电压放大因子和跨导是鉴定SIT性能的关键。与国外音频器件2SK-79的对比表明本工作在以上各个性能方面上都更具优势。本次设计的器件为一款性能优良的表面栅SIT,适合在音频小功率领域应用,整体设计和制作均达到了国际先进水平。
高嵩,石广源,王中文[9]（2008）在《单场限环结构的表面电场分布及环间距的优化》文中认为基于横向扩散与纵向扩散构成的冶金结边界为椭圆形这一特点,讨论单场限环结构表面电场强度的分布,给出表面电场强度、主结及环结分担电压的解析表达式。在纵向结深和掺杂浓度一定的条件下,根据临界电场击穿理论,讨论环间距的优化设计方法。单场限环结构主结环结间表面电场强度的绝对值曲线近似呈抛物线,最大电场位于主结处。随着环间距的增大,最大电场变大;随着横向扩散深度的增大,最大电场变小。环右侧最大电场也出现在结处,随着环间距和横向扩散深度的增加,最大电场均减小。在场限环结构中,当主结和环结在表面处的最大电场强度均等于临界电场强度时,击穿电压达到最大值,此时所对应的环间距为最佳环间距。
李梅芝[10]（2003）在《用于SPIC日光灯镇流器的图腾柱结构的高低侧复合功率管》文中进行了进一步梳理本文第一章首先简单介绍了功率电子学的发展和SPIC的有关背景知识。智能功率集成电路SPIC（Smart Power IC）是一种将功率器件与低压逻辑控制电路集成及相关的驱动保护电路集成在一块芯片上的智能化控制芯片。SPIC可广泛应用于电子镇流器、马达驱动、功率电源、汽车电子等领域。SPIC广泛的应用前景也被有关专家称为“第二次电子革命”。第二章介绍了LDMOS的发展进程，着重叙述了自1979年以来相继出现的各种LDMOS，最后介绍陈星弼发明的可以用于LDMOS耐压层的优化横向变掺杂理论（OPT-VLD）。第三章介绍SPIC的三种常见隔离技术和本次工作中的创新型隔离技术，并给出了模拟结果进行分析。第四章简介了利用优化横向变掺杂理论制造的用于SPIC中的一种新型LDMOS功率器件。该功率器件是一种图腾柱结构的高低侧复合管，该复合管能实现最短距离内的最大耐压，是平行平面结的90%以上；该功率器件工艺上与CMOS、BiCMOS技术兼容；该复合管还应用了一种创新型的隔离技术，用来隔离低侧管和高侧管；并给出了I～V特性，耐压特性，开关特性等模拟结果。第五章介绍了整个工作中利用的器件模拟软件MEDICI。第六章给出了对该图腾柱结构的复合管未来的展望。模拟结果表明，该功率器件复合管耐压在400伏以上，高低侧管之间能够良好隔离。初步实验结果表明，在我国工艺线上可以实现该复合管。该复合管的低侧管耐压425伏，Ron =0.1Ω.cm2,ton＝30ns，toff＝140ns,等效电阻6欧姆，实际工作电流为0.35安培，静态功耗为0.74瓦。该复合管的高侧管耐压445伏，Ron=0.4Ω.cm2,ton＝30ns，toff＝140ns,等效电阻8欧姆，实际工作电流为0.35安培，静态功耗为0.98瓦。把该功率器件集成在SPIC的内部，使SPIC的效率更高、性能更好、成本更低。
二、椭圆柱面结耗尽层分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、椭圆柱面结耗尽层分析（论文提纲范文）
（3）100A/1200V Si JBS的设计与参数优化（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 第二章 肖特基二极管 |
| 2.1 肖特基结 |
| 2.1.1 肖特基势垒 |
| 2.1.2 稳态特性与电流成分 |
| 2.1.3 肖特基结电流方程 |
| 2.2 功率肖特基二极管 |
| 2.2.1 通态压降与击穿电压 |
| 2.2.2 影响肖特基势垒高度的因素 |
| 2.2.3 瞬态响应 |
| 2.3 PiN 二极管 |
| 第三章 JBS 器件原理 |
| 3.1 JBS 介绍 |
| 3.2 JBS 反向偏置特性 |
| 3.3 JBS 正向特性 |
| 3.4 JBS 瞬态特性 |
| 第四章 JBS 结构的设计 |
| 4.1 初步结构的参数设计 |
| 4.2 扩散窗口宽度和间距 |
| 4.3 终端造型 |
| 4.3.1 场限环 |
| 4.3.2 斜角造型 |
| 第五章 JBS 结构仿真与优化 |
| 5.1 硅 JBS 初始结构定义 |
| 5.2 初始结构电学特性 |
| 5.3 单边线性结的处理 |
| 5.3.1 电场分布与耗尽层宽度 |
| 5.3.2 电势分布 |
| 5.4 优化设计与最终结构 |
| 5.4.1 初步仿真结果 |
| 5.4.2 调整环宽度 |
| 5.4.3 调整结深 |
| 5.4.4 第三道场限环 |
| 5.4.5 正向特性 |
| 5.4.6 瞬态特性 |
| 第六章 工艺及仿真 |
| 6.1 工艺简介 |
| 6.2 版图设计 |
| 6.3 工艺流程与仿真 |
| 6.3.1 工艺流程 |
| 6.3.2 工艺仿真 |
| 第七章 总结 |
| 致谢 |
| 参考文献 |
| 附录 |
（4）抗辐照高压VDMOS的设计与仿真（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题来源及选题依据 |
| 1.2 国内外发展及研究现状 |
| 1.3 本文主要内容 |
| 第二章 VDMOS的基本理论和工作原理 |
| 2.1 VDMOS的基本结构 |
| 2.1.1 元胞结构 |
| 2.1.2 终端结构 |
| 2.2 VDMOS的工作原理 |
| 2.2.1 VDMOS的导通特性 |
| 2.2.2 VDMOS 的关断特性 |
| 2.3 VDMOS的基本电学参数 |
| 2.3.1 阈值电压 |
| 2.3.2 导通电阻 |
| 2.3.3 击穿电压 |
| 2.4 本章小结 |
| 第三章 耗尽型VDMOS的抗总剂量辐射工艺开发 |
| 3.1 VDMOS的总剂量辐射效应 |
| 3.1.1 辐射来源 |
| 3.1.2 辐照的损伤机制 |
| 3.1.3 总剂量效应对阈值电压的影响 |
| 3.1.4 总剂量效应对击穿电压的影响 |
| 3.1.5 总剂量效应对其他参数的影响 |
| 3.2 抗总剂量效应性能标准 |
| 3.3 耗尽型抗辐照VDMOS的工艺设计 |
| 3.3.1 总剂量效应的加固方案和关键技术 |
| 3.3.2 工艺流程设计 |
| 3.3.3 关键工艺模块 |
| 3.4 本章总结 |
| 第四章 600V耗尽型VDMOS的仿真设计 |
| 4.1 TCAD仿真 |
| 4.1.1 工艺仿真设置 |
| 4.1.2 器件仿真设置 |
| 4.2 器件元胞设计 |
| 4.2.1 外延层参数 |
| 4.2.2 多晶硅栅宽 |
| 4.2.3 反型注入剂量 |
| 4.2.4 Pwell注入剂量和推结时间 |
| 4.3 终端结构设计 |
| 4.4 版图设计 |
| 4.5 本章小结 |
| 第五章 设计仿真结果 |
| 5.1 元胞仿真结果 |
| 5.2 终端仿真结果 |
| 5.3 抗辐照性能仿真 |
| 5.3.1 辐照效应仿真 |
| 5.3.2 辐照仿真结果 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文总结 |
| 6.2 未来展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）高压功率变换用SPIC中部分单元的研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 第一章 绪论 |
| 1.1 电力电子技术简介 |
| 1.2 智能功率集成电路（SPIC） |
| 1.3 智能功率集成电路的发展 |
| 1.4 智能功率集成电路的主要技术 |
| 1.4.1 隔离技术 |
| 1.4.2 SPIC中的功率器件 |
| 1.5 SPIC的展望 |
| 1.6 SPIC存在的问题和本文的主要工作 |
| 1.6.1 研究的基础和主要工作 |
| 第二章 基本功率变换技术 |
| 2.1 整流电路 |
| 2.2 基本的DC-DC变换 |
| 2.2.1 Buck变换电路 |
| 2.2.2 Boost变换电路 |
| 2.3 基本的逆变电路 |
| 2.4 脉宽调制（PWM）技术 |
| 2.4.1 PWM的基本原理 |
| 2.4.2 PWM控制电路 |
| 2.5 功率变换的常用开关器件 |
| 2.6 功率变换的发展 |
| 2.7 功率变换的模拟 |
| 2.8 应用电路举例 |
| 2.9 小结 |
| 第三章 SPIC中的横向功率器件 |
| 3.1 横向器件的发展 |
| 3.1.1 RESURF技术 |
| 3.1.2 横向MOS器件的发展 |
| 3.2 新结构横向器件 |
| 3.2.1 优化横向变掺杂技术 |
| 3.3 LDMOS的模拟（SIMULATION） |
| 3.3.1 MEDICI简介 |
| 3.2.2 LDMOS模拟 |
| 3.4 OPTVLD LDMOS的栅输入特性分析 |
| 3.4.1 采用OPVLD制造的LDMOS的栅电容 |
| 3.4.2 OPVLD—LDMOS的栅电荷 |
| 3.5 小结 |
| 第四章 SPIC中的保护电路设计 |
| 4.1 SPIC中的保护电路 |
| 4.1.1 常用的保护电路 |
| 4.2 一种新型的高压电压探测技术 |
| 4.2.1 场限环的基本发展 |
| 4.2.2 场限环的分压原理 |
| 4.2.3 可集成在SPIC中的高压电压探测器 |
| 4.2.4 高压电压探测器的模拟 |
| 4.3 可集成的高压过压保护电路设计举例 |
| 4.3.1 具有BOOST控制信号的SPIC的过压保护设计 |
| 4.3.2 总线信号的探测设计 |
| 4.3.3 探测信号的处理电路 |
| 4.4 小结 |
| 第五章 高压电压探测器的优化 |
| 5.1 界面电荷对场限环的影响 |
| 5.1.1 界面电荷电荷密度很小的情况 |
| 5.1.2 界面电荷电荷密度较大的情况 |
| 5.2 辅助结构的优化 |
| 5.2.1 等位环对场限环系统的优化 |
| 5.2.2 采用场板与场限环复合结构的优化 |
| 5.3 采用离子注入来调节表面浓度 |
| 5.4 采用其它结构实现的电压探测技术 |
| 5.4.1 采用SIPOS技术的电压探测器 |
| 5.4.2 不同电场分布的电压探测器 |
| 5.5 小结 |
| 第六章 简易的APFC电路设计 |
| 6.1 APFC电路的意义 |
| 6.2 无源PFC电路 |
| 6.2.1 在桥式整流之后的LC滤波电路 |
| 6.2.2 逐流电路 |
| 6.2.3 电路实验 |
| 6.3 有源功率因数校正 |
| 6.3.1 电压跟随器PFC的基本原理 |
| 6.3.2 BOOST电压跟随器PFC |
| 6.3.3 临界条件 |
| 6.3.4 简易的有源功率因数校正电路 |
| 6.4 一种新型的简易APFC电路 |
| 6.4.1 新型简易APFC电路 |
| 6.4.2 窄脉冲产生电路及模拟 |
| 6.4.3 具有新型简易APFC电路及过压保护电路的设计 |
| 6.5 小结 |
| 第七章 具有埋层结构的LDMOS |
| 7.1 具有埋层结构的LDMOS |
| 7.1.1 具有埋层LDMOS（B-LDMOS）的基本结构 |
| 7.1.2 B-LDMOS简单理论分析 |
| 7.2 B-LDMOS的模拟分析 |
| 7.2.1 N-LDMOS与B-LDMOS的击穿分析 |
| 7.2.2 N-LDMOS与B-LDMOS的电场分析 |
| 7.3 B-LDMOS开关特性模拟分析 |
| 7.3.1 B-LDMOS开关特性模拟分析 |
| 7.3.2 B-LDMOS埋层对开关特性的影响的解释 |
| 7.3.3 B-LDMOS埋层对连续开关特性的影响 |
| 7.4 B-LDMOS其它重要参数的模拟分析 |
| 7.5 B-LDMOS埋层参数与击穿电压的关系 |
| 7.5.1 B-LDMOS的埋层到表面的距离与击穿电压的关系 |
| 7.5.2 B-LDMOS的埋层宽度与击穿电压的关系 |
| 7.5.3 B-LDMOS的埋层剂量与击穿电压的关系 |
| 7.5.4 B-LDMOS耗尽区内的二维电场分布图 |
| 7.6 小结 |
| 结束语 |
| 附录A 缩略语表 |
| 致谢 |
| 参考文献 |
| 个人简历 |
| 作者在攻读博士学位期间所发表和录用的文章 |
（6）集成自举二极管的600V高压栅驱动芯片关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景及其研究意义 |
| 1.2 国内外栅驱动芯片相关技术发展动态及其现状 |
| 1.2.1 现阶段栅驱动芯片及其应用拓扑结构方案 |
| 1.2.2 自举模块相关技术发展 |
| 1.2.3 电位隔离结构相关技术发展 |
| 1.3 本论文主要工作与内容安排 |
| 第二章 高压栅驱动芯片结构及关键技术原理 |
| 2.1 高压栅驱动芯片架构及工作机制 |
| 2.1.1 高压栅驱动芯片主要结构 |
| 2.1.2 高压栅驱动芯片工作机理 |
| 2.2 自举模块基本工作原理及参数说明 |
| 2.2.1 自举模块工作机理 |
| 2.2.2 自举二极管正向导通与反向阻断特性 |
| 2.3 电平位移模块基本工作原理及LDMOS基本特性 |
| 2.3.1 电平位移模块工作原理 |
| 2.3.2 电平位移电路中LDMOS特性参数 |
| 2.4 本章小结 |
| 第三章 自举二极管复合器件的设计与实现 |
| 3.1 自举模块设计及仿真 |
| 3.1.1 自举二极管复合器件结构设计与仿真 |
| 3.1.2 自举二极管模拟模块结构设计与仿真 |
| 3.2 工艺流程及版图绘制 |
| 3.2.1 集成自举二极管复合器件工艺流程 |
| 3.2.2 自举二极管复合器件版图设计 |
| 3.3 自举二极管复合器件实验测试结果 |
| 3.4 本章小结 |
| 第四章 Divided RESURF电平位移的设计实现与实验结果 |
| 4.1 Divided RESURF电平位移LDMOS器件设计 |
| 4.2 器件工艺流程及版图 |
| 4.2.1 电平位移LDMOS器件工艺流程 |
| 4.2.2 Divided RESURF电平位移结构版图设计与实现 |
| 4.3 电平位移LDMOS器件实验测试 |
| 4.3.1 HTRB测试方法简介 |
| 4.3.2 Divided RESURF电平位移模块测试结果 |
| 4.4 本章小结 |
| 第五章 全文工作总结及展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（7）4H-SiC功率UMOSFETs的设计与关键技术研究（论文提纲范文）
| 作者简介 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 SiC材料发展历程和应用领域 |
| 1.1.2 SiC材料物理特性及优势 |
| 1.2 SiC MOSFET的研究意义、现状与存在问题 |
| 1.2.1 研究意义 |
| 1.2.2 研究现状 |
| 1.2.3 存在的主要问题 |
| 1.3 本文的主要工作 |
| 第二章 4H-SiC功率UMOSSFET工作机理研究 |
| 2.1 电流-电压关系解析模型 |
| 2.1.1 器件结构和工作原理 |
| 2.1.2 电流-电压关系数学推导 |
| 2.1.3 反向导通特性 |
| 2.2 4H-SiC UMOSFET关键电学参数 |
| 2.2.1 阈值电压(Threshold voltage) |
| 2.2.2 导通电阻(On resistance) |
| 2.2.3 击穿电压(Breakdown voltage) |
| 2.3 影响4H-SiC UMOSFET性能的主要效应 |
| 2.3.1 边缘电场集中效应 |
| 2.3.2 P-基区穿通效应 |
| 2.3.3 栅氧化层提前击穿效应 |
| 2.4 本章小结 |
| 第三章 4H-SiC UMOSFET新结构模拟研究 |
| 3.1 器件仿真软件ISE-TCAD介绍 |
| 3.1.1 半导体器件数值分析简介 |
| 3.1.2 器件仿真工具DESSIS-ISE |
| 3.2 SiC材料物理模型 |
| 3.2.1 漂移-扩散模型 |
| 3.2.2 本征载流子和禁带宽度模型 |
| 3.2.3 复合模型 |
| 3.2.4 不完全离化模型 |
| 3.2.5 碰撞离化模型 |
| 3.2.6 迁移率模型 |
| 3.3 高k4H-SiC GFP-UMOSFET结构的性能分析 |
| 3.3.1 器件基本结构和参数 |
| 3.3.2 工作原理及性能分析 |
| 3.4 结构参数对高k 4H-SiC GFP-UMOSFET对输出特性的影响 |
| 3.4.1 栅场板长度L_(fp)与输出特性的关系 |
| 3.4.2 槽栅间距w对输出特性的影响 |
| 3.4.3 场板介质层厚度d_(fp)对输出特性的影响 |
| 3.5 结构参数对高k 4H-SiC GFP-UMOSFET击穿特性的影响 |
| 3.5.1 栅场板长度L_(fp)对击穿特性的影响 |
| 3.5.2 槽栅间距w对击穿特性的影响 |
| 3.5.3 栅底部介质层厚度d_(ox2)对击穿特性的影响 |
| 3.5.4 栅场板介质层厚度d_(fp)对击穿特性的影响 |
| 3.6 界面电荷对高k 4H-SiC GFP-UMOSFET性能的影响 |
| 3.6.1 界面电荷对器件阈值电压和输出特性的影响 |
| 3.6.2 界面电荷对击穿特性的影响 |
| 3.7 本章小结 |
| 第四章 4H-SiC氧化薄膜生长工艺及动力学模型研究 |
| 4.1 氧化薄膜生长系统组成及影响SiO_2生长的关键要素 |
| 4.1.1 氧化薄膜生长系统 |
| 4.1.2 影响氧化薄生长的关键要素 |
| 4.2 4H-SiC氧化薄膜生长机理 |
| 4.2.1 氧化层薄膜性质及作用 |
| 4.2.2 4H-SiC氧化动力学分析 |
| 4.2.3 修正的迪尔格罗夫氧化模型 |
| 4.3 氧化薄膜的表征手段 |
| 4.3.1 原子力显微镜(AFM) |
| 4.3.2 椭偏仪(SE) |
| 4.3.3 台阶仪 |
| 4.3.4 Hg探针高频C-V |
| 4.4 4H-SiC氧化薄膜样品制备 |
| 4.4.1 实验设计和外延片参数 |
| 4.4.2 工艺流程 |
| 4.5 测试结果分析 |
| 4.5.1 表面形貌表征 |
| 4.5.2 氧化层薄膜厚度均匀性 |
| 4.5.3 氧化温度和氧化剂对氧化速率的影响 |
| 4.5.4 原位掺杂N浓度N_a对速率的影响 |
| 4.6 本章小结 |
| 第五章 SiO_2和高k介质的4H-SiC MIS电容研究 |
| 5.1 4H-SiC MIS电容基本电特性以及界面态提取 |
| 5.1.1 4H-SiC MIS电容C-V特性 |
| 5.1.2 4H-SiC MIS电容电流输运机制 |
| 5.1.3 界面陷阱和边界陷阱测量 |
| 5.2 SiO_2栅介质4H-SiC MIS电容电学特性研究 |
| 5.2.1 实验样品制备 |
| 5.2.2 测试结果与分析 |
| 5.3 Al_2O_3栅介质4H-SiC MIS电容电学特性研究 |
| 5.3.1 原子层淀积(ALD)技术 |
| 5.3.2 实验样品制备 |
| 5.3.3 测试结果与分析 |
| 5.4 本章小结 |
| 第六章 4H-SiC功率UMOSFET关键工艺研究及器件制备 |
| 6.1 4H-SiC功率UMOSFET版图设计 |
| 6.2 槽栅ICP刻蚀工艺 |
| 6.2.0 ICP刻蚀工作原理 |
| 6.2.1 刻蚀实验设计及工艺流程 |
| 6.2.3 测试结果及分析 |
| 6.3 离子注入及高温激活退火工艺 |
| 6.3.1 Al离子注入实验设计 |
| 6.3.2 离子注入能量剂量设计 |
| 6.3.3 表面C膜制备工艺 |
| 6.3.4 测试结果及分析 |
| 6.4 P型4H-SiC欧姆接触研究 |
| 6.4.1 P型欧姆接触样品制备 |
| 6.4.2 比接触电阻率测试理论 |
| 6.4.3 测试结果及分析 |
| 6.5 4H-SiC UMOSFET器件制备及测试结果 |
| 6.5.1 初始材料 |
| 6.5.2 制备工艺流程 |
| 6.5.3 测试结果及分析 |
| 6.6 本章小结 |
| 第七章 结束语 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间的研究成果 |
| 攻读博士期间发表的学术论文及专利 |
| 申请专利 |
| 参加的科研项目 |
| 奖励和荣誉 |
（8）小功率音频静电感应晶体管的特性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 SIT器件简介 |
| 1.3 SIT器件结构 |
| 1.4 SIT器件应用 |
| 1.5 本论文的主要工作内容 |
| 第二章 SIT基本作用理论 |
| 2.1 SIT的I-V特性 |
| 2.2 沟道势垒 |
| 2.3 小电流分析 |
| 2.4 中、大电流分析 |
| 2.5 双极模式 |
| 第三章 SIT的设计与制作 |
| 3.1 器件性能指标 |
| 3.2 器件设计方法 |
| 3.2.1 材料参数 |
| 3.2.2 结构参数设计 |
| 3.3 版图设计 |
| 3.3.1 沟道单元数目 |
| 3.3.2 版图布局 |
| 3.4 制作与封装 |
| 3.4.1 关键工艺介绍 |
| 3.4.2 产品封装 |
| 第四章 性能测试与分析 |
| 4.1 测试方案制定 |
| 4.2 器件测试 |
| 4.2.1 晶粒形貌 |
| 4.2.2 静态特性 |
| 4.2.3 温度特性 |
| 4.2.4 动态特性 |
| 4.3 主要性能指标分析 |
| 4.3.1 PN结击穿理论 |
| 4.3.2 栅源击穿分析 |
| 4.3.3 栅漏击穿分析 |
| 4.3.4 寄生电容 |
| 4.4 与其他同类产品的性能对比 |
| 4.4.1 电压放大因子 |
| 4.4.2 微分漏电阻r_d |
| 4.4.3 跨导g_m |
| 4.4.4 器件的非工作区 |
| 4.4.5 其他重要参数对比 |
| 4.4.6 器件设计的改进措施 |
| 第五章 主要结论与研究展望 |
| 5.1 主要结论 |
| 5.2 研究展望 |
| 参考文献 |
| 在学期间的研究成果 |
| 致谢 |
（9）单场限环结构的表面电场分布及环间距的优化（论文提纲范文）
| 1 引言 |
| 2 理论分析 |
| 2.1 边缘扩散结深表达式的推导 |
| 2.2 场限环结构的电场强度、电势表达式的推导 |
| 2.2.1 主结耗尽区内与表面的电场强度及电势 |
| 2.2.2 主结和环结在表面处分担的电压 |
| 2.2.3 环结表面电场强度及电势 |
| 2.2.4 主结和环结间表面电场分布 |
| 3 表面电场强度的计算 |
| 4 环间距的优化 |
| 4.1 柱形突变结临界电场强度的计算 |
| 4.2 最佳环间距及最大击穿电压的计算 |
| 5 结束语 |
（10）用于SPIC日光灯镇流器的图腾柱结构的高低侧复合功率管（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 缩略语表 |
| 第一章 引言 |
| 1.1 功率电子学的发展 |
| 1.2 智能功率集成电路（SPIC）的基本组成 |
| 1.3 SPIC的应用 |
| 1.4 功率半导体器件的应用范围 |
| 1.5 本课题的主要研究工作 |
| 第二章 横向功率器件LDMOS的发展和优化横向变掺杂技术 |
| 2.1 1979 年出现的RESURFLDMOS |
| 2.2 埋层RESURFLDMOS |
| 2.3 有SIPOS电阻场板和RESURF结构的LDMOS |
| 2.4 使用内场限环的LDMOS |
| 2.5 双场降层LDMOS |
| 2.6 多浮空场板LDMOS |
| 2.7 多漂移区LDMOS（MR-LDMOS） |
| 2.8 优化横向变掺杂技术及其新结构横向器件 |
| 2.8.1 优化横向变掺杂技术 |
| 2.8.2 OPT-VLDLDMOS的基本结构 |
| 第三章 隔离技术和场板辅助隔离介绍 |
| 3.1 PN结隔离（JUNCTION IS OLATION，JI） |
| 3.2 自隔离（SELF-ISOLATION,SI） |
| 3.3 介质隔离（DIELECTRIC IS OLATION,DI） |
| 3.4 场板辅助隔离介绍 |
| 3.4.1 第一种隔离方法 |
| 3.4.2 第二种隔离方法——场板辅助隔离方法 |
| 3.4.3 第二种场板辅助隔离方法可能出现的优缺点 |
| 3.4.4 复合功率管内部的续流 |
| 第四章 图腾柱结构的高低侧复合管的设计、模拟和分析 |
| 4.1 OPT-VLDLDMOS稳态特性分析 |
| 4.2 OPT-VLDLDMOS器件的的电场分布 |
| 4.3 复合管特性模拟的基本参数 |
| 4.4 复合管的I～V特性及简单分析 |
| 4.4.1 复合管中低侧管的耐压特性和I～V曲线 |
| 4.4.2 复合管中高侧管的耐压特性和I~V曲线 |
| 4.4.3 复合管中高低侧管的开关特性和静态功耗 |
| 4.4.4 OPT-VLD的版图实现 |
| 第五章 MEDICI简介 |
| 5.1 MEDICI简介 |
| 5.2 MEDICI模拟的基本方程和模拟网格 |
| 5.3 MEDICI程序的物理模型 |
| 第六章 对未来的展望 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 个人简历 |
四、椭圆柱面结耗尽层分析（论文参考文献）
- [1]椭圆柱面结耗尽层分析[J]. 叶禹康. 固体电子学研究与进展, 1983(04)
- [2]平面栅条状Schottky结容压特性[J]. 叶禹康. 固体电子学研究与进展, 1984(01)
- [3]100A/1200V Si JBS的设计与参数优化[D]. 赵伟立. 杭州电子科技大学, 2013(07)
- [4]抗辐照高压VDMOS的设计与仿真[D]. 汪司马. 西安电子科技大学, 2020(05)
- [5]高压功率变换用SPIC中部分单元的研究[D]. 韩磊. 电子科技大学, 2002(02)
- [6]集成自举二极管的600V高压栅驱动芯片关键技术研究[D]. 李贺珈. 电子科技大学, 2021(01)
- [7]4H-SiC功率UMOSFETs的设计与关键技术研究[D]. 宋庆文. 西安电子科技大学, 2012(04)
- [8]小功率音频静电感应晶体管的特性研究[D]. 朱延超. 兰州大学, 2014(10)
- [9]单场限环结构的表面电场分布及环间距的优化[J]. 高嵩,石广源,王中文. 微电子学与计算机, 2008(02)
- [10]用于SPIC日光灯镇流器的图腾柱结构的高低侧复合功率管[D]. 李梅芝. 电子科技大学, 2003(02)